专利名称：一种带隙基准电压源的制作方法
技术领域：
本发明属于电子技术领域,具体涉及一种基准电压源(Voltage Reference)的设计。
背景技术：
基准电压源常作为基本的电路单元，应用在功率转换器、模拟与数字转换器、 功率放大器，其目的是产生一个不随温度以及电压变化的恒定电压，其温度系数(TC， Temperature Coefficient)和电源抑制比(PSRR, Power Supply Rejection Ratio)很大程度上决定了系统性能的优劣。传统的基准电压源如图I所示一个负温度系数的Veb3电压加上一个正温度系数的AVbe电压，两者求和从而产生一个与温度很低的电压，其带隙基准电压的公式为
Vref = Vbe +I^V1InN，其中，Vbe是其中一个三极管的基极发射极电压，R2, R1为分压电阻， K1
KT
vT =—，K是波尔兹曼常熟，q是单位电荷的电量，T是绝对温度。传统的带隙基准电压源的缺点在于，传统的带隙基准源由于三极管的基极集电极的温度特性呈非线性，因此传统的一阶线性补偿基准电压源并不能够达到很好的效果，电压基准源的温度系数较大。
发明内容
本发明的目的是为了解决现有的一阶线性补偿基准电压源温度系数较大的问题， 提出了一种带隙基准电压源。本发明的技术方案为一种带隙基准电压源，包括启动电路、核心带隙基准电路和高阶补偿电路，其中，核心带隙基准电路包括PM0S管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、 RB1、RB2、RA ；高阶补偿电路包括PM0S管 M4、M5、M6、M7、M8、M9、M10、Mil, NPN 三极管 Q3、Q4、 Q5、Q6、Q7、Q8，以及电阻单元R2、R3 ；具体连接关系如下PM0S管Ml、M2的源极接外部电源，PMOS管Ml的栅极与漏极都连接到PMOS管M2管的栅极以及三极管Ql的集电极并且连接到高阶补偿电路PMOS管M9 的栅极，M2管的漏极连接到M3管的栅极并且连接到三极管Q2的集电极，以及启动电路的输出端，M3管的漏极作为核心带隙基准电路的输出端连接到三极管Ql、Q2的基极，并且连接到启动电路的输入端，Ql的发射极连接到电阻单元RBl的一端与电阻单元RA—端，Q2的发射极连接到电阻单元RA的另一端，RBl的另一端连接到RB2 —端，以及高阶补偿电路的 PMOS管M7、M11管的漏极，RB2的另一端接地电位； ]\ 5管14、] 5、]\16、]\17、]\18、]\19、]\110、]\111 的源极接外部电源，PMOS 管 M4 的漏极连接到三极管Q3的集电极与基极，并且连接到三极管Q4的基极，PMOS管M5的漏极与栅极同时连接到了三极管Q6的集电极，三极管Q6的基极与PMOS管M6的栅极与漏极连接，并且与 PMOS管M7、M8的栅极连接，三极管Q6的发射极与三极管Q4的发射极连接，三极管Q3的集电极与Q5的集电极和基极相连，三极管Q5的集电极接地电位，三极管Q4的集电极与电阻单元R2的一端相连，电阻单元R2的另一端接地电位；PM0S管M8的漏极与PMOS管MlO的栅极和漏极相连，并且连接到三极管Q8的集电极，PMOS管M9管的漏极与三极管Q7的集电极与基极连接，并且与三极管Q8的基极连接，三极管Q7的发射极接地电位，三极管Q8的发射极与电阻单元R3的一段相连，电阻单元R3的另一端接地。进一步的，所述启动电路包括PM0S管MS1、MS2，NM0S管MS，其中，PMOS管MSl的源极接外部电源，MSl的栅极作为启动电路的输入端连接NMOS管MS2的栅极，MSl的漏极连接到了 MS2的漏极，并且连接到了 MS管的栅极，MS管的漏极作为启动电路的输出端，MS管与MS2管的源极均接地电位。本发明的有益效果本发明的带隙基准电压源采用了高阶补偿电路极大的降低温度系数，并且在电路中利用了电阻比例，因而不受电阻绝对值的影响，降低了电阻温度系数对输出量的影响。本发明的带隙基准电压源具有很高的电源抑制比，能够保证电路能抵抗供电电源的干扰。与传统的带隙基准电压源相比，本发明的带隙基准电压源能够产生出温度系数更低、精度更高基准源。此外，本发明供电电源电压范围从2V增至5V时，都具有极低的静态功耗。
图
图
图
图
图
具体实施例方式下面结合附图和具体的实施方式对本发明作进一步的阐述。如图2所示，本发明的带隙基准电压源包括启动电路，核心带隙基准电路和高阶补偿电路，核心带隙基准电路用于产生基准输出电压，高阶补偿电路分段补偿了由核心带隙基准电路产生的基准输出电压。具体电路示意图如图3所示,其中，核心带隙基准电路包括PM0S管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、 RB1、RB2、RA ；高阶补偿电路包括PM0S管 M4、M5、M6、M7、M8、M9、M10、Mil, NPN 三极管 Q3、Q4、 Q5、Q6、Q7、Q8，以及电阻单元R2、R3 ；具体连接关系如下PM0S管Ml、M2的源极接外部电源VIN，PMOS管Ml的栅极与漏极都连接到PMOS管M2管的栅极以及三极管Ql的集电极并且连接到高阶补偿电路PMOS管 M9的栅极，M2管的漏极连接到M3管的栅极并且连接到三极管Q2的集电极，以及启动电路的输出端，M3管的漏极作为核心带隙基准电路的输出端VMf连接到三极管Ql、Q2的基极，并且连接到启动电路的输入端，Ql的发射极连接到电阻单元RBl的一端与电阻单元RA—端， Q2的发射极连接到电阻单元RA的另一端，RBl的另一端连接到RB2 —端，以及高阶补偿电路的PMOS管M7、Mll管的漏极，RB2的另一端接地电位VSS ；PMOS 管 M4、M5、M6、M7、M8、M9、M10、Mll 的源极接外部电源 VIN, PMOS 管 M4 的漏极连接到三极管Q3的集电极与基极，并且连接到三极管Q4的基极，PMOS管M5的漏极与栅极同时连接到了三极管Q6的集电极，三极管Q6的基极与PMOS管M6的栅极与漏极连接，并且与PMOS管M7、M8的栅极连接，三极管Q6的发射极与三极管Q4的发射极连接，三极管Q3 的集电极与Q5的集电极和基极相连，三极管Q5的集电极接地电位VSS，三极管Q4的集电极与电阻单元R2的一端相连，电阻单元R2的另一端接地电位VSS ；PM0S管M8的漏极与PMOS 管MlO的栅极和漏极相连，并且连接到三极管Q8的集电极，PMOS管M9管的漏极与三极管 Q7的集电极与基极连接，并且与三极管Q8的基极连接，三极管Q7的发射极接地电位，三极管Q8的发射极与电阻单元R3的一段相连，电阻单元R3的另一端接地电位VSS。这里，高阶补偿电路由低温补偿电路和高温补偿电路组成，其中，低温补偿电路包括PMOS管M4、M5、M6、M7，NPN三极管Q3、Q4、Q5以及电阻单元R2，高温补偿电路包括PMOS 管M8、M9、M10、M11，NPN三极管Q7、Q8以及电阻单元R3。启动电路使得核心带隙基准电路正常工作，产生基准输出电压。启动电路只在电压基准源上电时发挥作用，当基准电压源启动完成以后，启动电路停止工作，避免了启动电路对后面的核心带隙基准电路和高阶补偿电路的影响。启动电路可以采用如图3所示的一种方式，具体包括PMOS管MSI、MS2，NMOS管 MS，其中，PMOS管MSl的源极接外部电源VIN，MSl的栅极作为启动电路的输入端连接NMOS 管MS2的栅极，MSl的漏极连接到了 MS2的漏极，并且连接到了 MS管的栅极，MS管的漏极作为启动电路的输出端，MS管与MS2管的源极均接地电位VSS。本领域的普通技术人员可以看出，也可以采用其它结构的启动电路。下面对本发明的基准电压源的整体原理进行说明如图3所示，电阻单元RA上的电压VRA是一个与绝对温度成正比的电压
(Proporational To Absolute Temperature, PTAT),其中 Vea = VTlnN, Vt = kT/q, K 是波尔
兹曼常熟，q是单位电荷的电荷量，N是NPN三极管Q2与Ql的发射结面积之比。流过电阻
单元RA的电流是一个PTAT电流，此电流可以描述为Iptat = [VTlnN]/RA。因此，此常规一介
补偿的带隙基准电压VMf_OTdOTl
R +RVref-Olderl = Vbel +2 B1 b2Vt InN
Ka这里，Vbel为NPN管Ql的基极发射极电压，Rbi、Rb2、Ra分别表示电阻单元RB1、RB2、 RA的阻值。由图3所示NPN管Ql、PMOS管Ml与M2形成一个负反馈环路；NPN管Q2与PMOS 管M3形成一个正反馈环路。由于负反馈环路的环路增益要大于正反馈的，整个环路是一个负反馈环路，从而保证稳定的输出。同时，PMOS管M3的尺寸与M1、M2相同。M3管的电流与流经M1、M2管的相等，M1、M2管上的电流由电阻单元Rl来设置。因此节点A、B的电压将会相等，从而能够消除厄利效应。这样会改善此基准电压源的线性调整率和电源抑制比。
高阶补偿电路的原理分析如下如图3所示，根据基尔霍夫定律，I1电流可以表述
为I1 =Vbe5/R2,，M6的漏极电流可以描述为
权利要求
1.一种带隙基准电压源，其特征在于，包括启动电路、核心带隙基准电路和高阶补偿电路，其中，核心带隙基准电路包括PM0S管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、 RB2.RA ；高阶补偿电路包括:PM0S管M4、M5、M6、M7、M8、M9、M10、M11，NPN三极管 Q3、Q4、Q5、Q6、 Q7、Q8，以及电阻单元R2、R3 ；具体连接关系如下=PMOS管Ml、M2的源极接外部电源，PMOS管Ml的栅极与漏极都连接到PMOS管M2管的栅极以及三极管Ql的集电极并且连接到高阶补偿电路PMOS管M9的栅极，M2管的漏极连接到M3管的栅极并且连接到三极管Q2的集电极，以及启动电路的输出端，M3管的漏极作为核心带隙基准电路的输出端连接到三极管Ql、Q2的基极，并且连接到启动电路的输入端，Ql的发射极连接到电阻单元RBl的一端与电阻单元RA—端，Q2的发射极连接到电阻单元RA的另一端，RBl的另一端连接到RB2 —端，以及高阶补偿电路的PMOS 管M7、M11管的漏极，RB2的另一端接地电位；卩] 05管14、]\15、]\16、]\17、]\18、]\19、]\110、]\111的源极接外部电源，PMOS管M4的漏极连接到三极管Q3的集电极与基极，并且连接到三极管Q4的基极，PMOS管M5的漏极与栅极同时连接到了三极管Q6的集电极，三极管Q6的基极与PMOS管M6的栅极与漏极连接，并且与PMOS 管M7、M8的栅极连接，三极管Q6的发射极与三极管Q4的发射极连接，三极管Q3的集电极与Q5的集电极和基极相连，三极管Q5的集电极接地电位，三极管Q4的集电极与电阻单元 R2的一端相连，电阻单元R2的另一端接地电位；PM0S管M8的漏极与PMOS管MlO的栅极和漏极相连，并且连接到三极管Q8的集电极，PMOS管M9管的漏极与三极管Q7的集电极与基极连接，并且与三极管Q8的基极连接，三极管Q7的发射极接地电位，三极管Q8的发射极与电阻单元R3的一段相连，电阻单元R3的另一端接地。
2.根据权利要求I所述的带隙基准电压源，其特征在于，所述的启动电路包括PM0S管 MS1、MS2，NMOS管MS，其中，PMOS管MSl的源极接外部电源，MSl的栅极作为启动电路的输入端连接NMOS管MS2的栅极，MSl的漏极连接到了 MS2的漏极，并且连接到了 MS管的栅极， MS管的漏极作为启动电路的输出端，MS管与MS2管的源极均接地电位。
全文摘要
本发明公开了一种带隙基准电压源，包括启动电路、核心带隙基准电路和高阶补偿电路，其中，核心带隙基准电路包括PMOS管M1、M2、M3，NPN三极管Q1、Q2，以及电阻单元R1、RB1、RB2、RA；高阶补偿电路包括PMOS管M4、M5、M6、M7、M8、M9、M10、M11，NPN三极管Q3、Q4、Q5、Q6、Q7、Q8，以及电阻单元R2、R3。本发明的带隙基准电压源采用了高阶补偿电路极大的降低温度系数，并且在电路中利用了电阻比例，因而不受电阻绝对值的影响，降低了电阻温度系数对输出量的影响。本发明的带隙基准电压源具有很高的电源抑制比，能够保证电路能抵抗供电电源的干扰。
文档编号G05F1/56GK102591394SQ20121004326
公开日2012年7月18日 申请日期2012年2月24日 优先权日2012年2月24日
发明者周泽坤, 张波, 张竹贤, 徐祥柱, 明鑫, 石跃, 邱实, 黄建刚 申请人:电子科技大学