电压产生电路的制作方法【专利摘要】电压产生电路具有：第1双极型晶体管（Q2）；第2双极型晶体管（Q1），发射极在第1电位节点侧与（Q2）的发射极侧同电位，基极配于（Q2）的集电极侧；一端配于（Q2）的集电极侧另一端配于（Q2）的基极侧的第1电阻元件（R2）；一端配于（Q1）的集电极侧另一端连接于（R2）的另一端的第2电阻元件（R1）；设在（Q2）的基极与第1电位节点之间的第3电阻元件（R3）；输出与（Q1）和（Q2）的集电极侧电压的差电压相应的电压的放大器部（A1）；电压电流转换部（MP1、MP2），将放大器部的输出电压转换成电流而供给到（R1）与（R2）的连接节点，输出生成的电流；基于生成的电流输出电压的电压生成部（R4）。【专利说明】电压产生电路【
技术领域：
】[0001]本发明涉及电压产生电路，尤其涉及有效适用于半导体集成电路中的基准电压产生电路的技术。【
背景技术：
】[0002]在系统LSI等半导体集成电路中，形成有用于对LSI内部的A/D转换器(ADC)、D/A转换器(DAC)、调整器以及温度传感器等供给基准电压的基准电压产生电路。由于上述功能部的性能在很大程度依赖于基准电压的精度，因此要求基准电压产生电路对半导体制造工艺的依赖性低、温度依赖性低。另外，也要求低电源电压下的动作。根据这样的要求，基于娃的带隙值生成电压的带隙基准(以下称为“BGR(Bandgapreference)”。)电路在基准电压产生电路中被较多地利用。[0003]作为以往的BGR电路的一例，在非专利文献I及专利文献I中有公开。另外，关于与低电源电压化对应的BGR电路，在专利文献2中有公开。[0004]已知作为BGR电路的基本构成要素的双极型晶体管(也称为BJT(Bipolarjunctiontransistor)。)的基极-发射极间电压的温度依赖性为非线性(例如，参照非专利文献2。)，在非专利文献3中公开了对输出电压的非线性的温度依赖性进行了改善的BGR电路。另外，在非专利文献4至6中公开了用于对专利文献I的BGR电路等修正非线性的温度依赖性的修正电路的一例。进而，在非专利文献7中公开了通过与绝对温度的2次方成比例的电流(Iptat2)来修正温度特性的方法。[0005]现有技术文献[0006]专利文献[0007]专利文献1:美国专利第3887863号说明书[0008]专利文献2:美国专利第6160391号说明书[0009]非专利文献[0010]非专利文献1:Kuijk,K.E,“Aprecisionreferencevoltagesource”，IEEEJOURNALOFSOLID-STATECIRCUITS,VOL.sc_8，N0.3，JUNE1973[0011]非专利文献2:Tsividis,Y.P.,“AccurateanalysisoftemperatureeffectsinIc-VBEcharacteristicswithapplicationtobandgapreferencesources，，，IEEEJOURNALOFSOLID-STATECIRCUITS,VOL.sc-15,N0.6,DECEMBER1980)[0012]非专利文献3:P.Malcovati,“Curvature-CompensatedBiCMOSBandgapwithl-VSupplyVoltage”，IEEEJOURNALOFSOLID-STATECIRCUITS,VOL.sc-36,N0.7,JULY2001[0013]非专利文献4:Pease,R.A.,“AnewFahrenheittemperaturesensor，，，IEEEJOURNALOFSOLID-STATECIRCUITS,VOL.sc-19,N0.6，DECEMBER1984[0014]非专利文献5:Paul,R.Patra,A.,“Atemperature-compensatedbandgapvoltageReferencecircuitforhighprecisionapplications，，，IndiaAnnualConference,2004.ProceedingsoftheIEEEINDIC0N2004.FirstPublicationDate:20-22Dec.2004[0015]非专利文献6:Paul,R.Patra,A.Baranwal,S.Dash,K.,“Designofsecond-ordersub-bandgapmixed-modevoltagereferencecircuitforlowvoltageapplications，，，VLSIDesign,2005.18thInternationalConferenceonIssueDate:3_7Jan.2005[0016]非专利文献7:Sundar,Siddharth,“Alowpowerhighpowersupplyrejectionratiobandgapreferenceforportableapplications，，，MassachusettsInstituteofTechnology,2008【
发明内容】[0017]近年来，BGR电路要求如下:作为BGR电路的构成要素之一的放大器部的偏移、电流镜电路的不匹配的影响小，在IV以下的电源电压下进行动作，且在广泛的温度范围(例如，-55°C~160°C)内电压的变动少。[0018]然而，在以往的BGR电路中，本申请发明人考虑了例如以下所述的问题。[0019]作为BGR电路中典型构成的非专利文献I所记载的BGR电路，具有受到放大器偏移的影响、输出电压的偏差较大的特征。另外，输出电压约为1.2V，还是难以实现BGR电路的低电源电压化的构成。进而由于关于温度依赖性仅进行了与绝对温度成比例的温度修正，因此难以在广泛的温度范围内抑制输出电压的偏差。[0020]同样作为BGR电路中典型构成的专利文献I所记载的BGR电路，虽然与非专利文献I的BGR电路相比不容易受到放大器偏移的影响，但输出电压约为1.2V，是难以实现低电源电压化的构成。由于关于温度依赖性也仅进行了与绝对温度成比例的温度修正，所以难以在广泛的温度范围内抑制输出电压的偏差。[0021]专利文献2所记载的BGR电路，是以非专利文献I的BGR电路为基础、能够进行IV以下的低电源电压动作的电路构成，但与非专利文献I的BGR电路同样，对输出电压的放大器的偏移的依赖性和温度依赖性高。[0022]非专利文献3所记载的BGR电路，是对专利文献2的BGR电路的非线性的温度依赖性进行了改善的构成，能够实现低电源电压化和降低温度依赖性，但对放大器的偏移的依赖性高。[0023]非专利文献7的温度修正方法，是使用了从绝对温度OK变化的电流Iptat2的修正，不容易在想修正的所希望的温度范围内改善温度特性。即使采用了非专利文献7的温度修正方法，在为生成电流Iptat2而使用非专利文献4至6所记载的Iptat2电流生成电路时，不但电路规模及元件数庞大，电路构成也复杂，不适于低电源电压化。[0024]本发明的目的在于，提供一种降低了作为构成要素的放大器的偏移对输出电压的影响的电压产生电路。[0025]本发明的另一目的在于，提供一种能够以更低的电源电压进行动作的电压产生电路。[0026]本发明的又一目的在于，提供一种进一步降低了输出电压的温度依赖性的电压产生电路。[0027]本发明的所述目的及其他目的和新特征，将从本说明书的记述及附图而得以明确。[0028]简单说明本申请所公开的发明中具有代表性的发明的概要如下。[0029]即，本电压产生电路通过电流生成部生成将与2个双极型晶体管的基极-发射极间电压的差电压相应的电流和与PN结的顺向电压相应的电流相加得到的电流，所述电流生成部具有--第I双极型晶体管，其发射极端子配置于第I电位节点侧;第2双极型晶体管，其具有比所述第I双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第I双极型晶体管的发射极端子同电位，并且基极端子配置于所述第I双极型晶体管的集电极侧；第I电阻元件，其一端配置于所述第I双极型晶体管的集电极侧，另一端配置于所述第I双极型晶体管的基极侧；第2电阻元件，其一端配置于所述第2双极型晶体管的集电极侦牝另一端配置于所述第I电阻元件的另一端；第3电阻元件，其设置在所述第I双极型晶体管的基极端子和所述第I电位节点之间；放大器部，其输入所述2个双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和电压电流转换部，其输入所述放大器部的输出电压并转换成电流而供给到所述第I电阻元件与所述第2电阻元件的连接节点。本电压产生电路将所述生成的电流转换成电压并输出。[0030]发明的效果[0031]简单说明由本申请所公开的发明中具有代表性的发明得到的效果如下。[0032]即，本电压产生电路能够降低作为构成要素的放大器的偏移对输出电压的影响，并且能够以更低的电源电压进行动作。【专利附图】【附图说明】[0033]图1是表示实施方式I涉及的基准电压产生电路的一例的框图。[0034]图2是表示实施方式I涉及的基准电压产生电路的具体构成的一例的电路图。[0035]图3是表示基准电压产生电路I中的BGR核心电路10的一例的电路图。[0036]图4是表示基于非专利文献I研究的分析用的BGR核心电路的一例的电路图。[0037]图5是基于专利文献I研究的的分析用的BGR核心电路的一例。[0038]图6是定量地表不输出电压VBeK的输入偏移电压依赖性的说明图。[0039]图7是图6的放大图。[0040]图8是表示各个BGR核心电路的模拟结果的说明图。[0041]图9是关于基极-发射极间电压VBE对温度的非线性依赖性的说明图。[0042]图10是表示基准电压电路I的非线性温度特性的修正方法的原理的说明图。[0043]图11是表示基于专利文献I研究的对BGR电路的非线性特性的修正原理的说明图。[0044]图12是表示基准电压产生电路的温度依赖性的模拟结果的说明图。[0045]图13是表示BGR核心电路10中的双极型晶体管Ql、Q2的布局的一例的说明图。[0046]图14是表示基准电压产生电路I的放大器Al的一例的电路图。[0047]图15是表不具有启动电路的基准电压广生电路I的一例的电路图。[0048]图16是表示向电源线(Vcc)插入低通滤波器(LPF)的电路构成例的说明图。[0049]图17是表示适用了基准电压产生电路10的系统的一例的说明图。[0050]图18是表示适用了基准电压产生电路10的半导体集成电路装置的一例的框图。[0051]图19是表不实施方式2涉及的基准电压广生电路的一例的电路图。[0052]图20是表示基准电压产生电路2的非线性温度特性的修正方法的原理的说明图。[0053]图21是表示实施方式3涉及的基准电压产生电路的一例的电路图。[0054]图22是表示基准电压产生电路3的非线性温度特性的修正方法的原理的说明图。[0055]图23是表示实施方式4涉及的基准电压产生电路的一例的电路图。[0056]图24是表示基准电压产生电路4的非线性温度特性的修正方法的原理的说明图。[0057]图25是表示实施方式5涉及的基准电压产生电路的一例的电路图。[0058]图26是表示基准电压产生电路5的非线性温度特性的修正方法的原理的说明图。[0059]图27是表示实施方式6涉及的基准电压产生电路的一例的电路图。[0060]图28是表示实施方式7涉及的BGR核心电路的一例的电路图。[0061]图29是表示具有生成与绝对温度成比例的电压(VPTAT)的电压生成部的BGR核心电路的一例的电路图。[0062]图30是表示适用了由BGR核心电路IOE和非线性修正电路构成的基准电压产生电路的半导体集成电路装置的一例的框图。[0063]图31是表示实施方式8涉及的BGR核心电路的一例的电路图。[0064]图32是表示实施方式9涉及的BGR核心电路的一例的电路图。[0065]图33是表示具有生成与绝对温度成比例的电压(VPTAT)的电压生成部的BGR核心电路的另一例的电路图。[0066]图34是表示实施方式10涉及的BGR核心电路的一例的电路图。[0067]图35是表示实施方式11涉及的BGR核心电路的一例的电路图。[0068]图36是表示实施方式12涉及的BGR核心电路的一例的电路图。[0069]图37是表示实施方式13涉及的BGR核心电路的一例的电路图。[0070]图38是表示BGR核心电路IOL的放大器A3的一例的电路图。[0071]图39是表示实施方式14涉及的BGR核心电路的一例的电路图。[0072]图40是表示实施方式15涉及的BGR核心电路的一例的电路图。[0073]图41是表示实施方式16涉及的BGR核心电路的一例的电路图。[0074]图42是表示实施方式17涉及的BGR核心电路的一例的电路图。[0075]图43是表示实施方式18涉及的BGR核心电路的一例的电路图。[0076]图44是表不实施方式20涉及的基准电压广生电路的一例的电路图。[0077]图45是表示基准电压电路7的非线性温度特性的修正方法的原理的说明图。[0078]图46是表示实施方式21涉及的基准电压产生电路的一例的电路图。[0079]图47是表不实施方式22涉及的基准电压广生电路的一例的电路图。[0080]图48是表不实施方式23涉及的基准电压广生电路的一例的电路图。【具体实施方式】[0081]1.实施方式的概要[0082]首先对本申请中公开的发明的代表性实施方式的概要进行说明。在关于代表性实施方式的概要说明中标注括号而参照的附图中的附图标记，只不过是包含在例示标注有该附图标记的构成要素的概念中。[0083]〔I〕(BGR核心电路(图2、图34、图40等))[0084]本发明的代表性的实施方式涉及的电压产生电路(I)具有:电流生成部(Ql、Q2、R1、R2、R3、A1、MP1以及MP2)，其生成将与发射极面积不同的2个双极型晶体管(Ql、Q2)的基极-发射极间电压的差电压(△VBE)相应的电流和与PN结的顺向电压相应的电流相加得到的电流；和输出部(R4)其将所输入的电流转换成电压并输出。所述电流生成部具有:第I双极型晶体管(Q2)，其发射极端子配置于第I电位节点(电源Vcc节点/接地节点)侧；第2双极型晶体管(Ql)，其具有比所述第I双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第I双极型晶体管的发射极端子同电位，基极端子配置于所述第I双极型晶体管的集电极侧；第I电阻元件(R2)，其一端配置于所述第I双极型晶体管的集电极侧，另一端配置于所述第I双极型晶体管的基极侧；第2电阻元件(R1)，其一端配置于所述第2双极型晶体管的集电极侧，另一端连接于所述第I电阻元件的另一端；第3电阻元件(R3)，其设置在所述第I双极型晶体管的基极端子与所述第I电位节点之间；放大器部(Al)，其输入所述第I双极型晶体管的集电极侧的电压和所述第2双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和电压电流转换部(MP1、MP2)，其输入所述放大器部的输出电压并将所述放大器部的输出电压转换成电流，将转换后的电流供给到所述第I电阻元件与所述第2电阻元件的连接节点(电压V3的节点)，并且供给到输出部。[0085]在第I技术方案的电压产生电路中，通过使所述电流生成部为上述的构成，能够减小放大器部的偏移对与所述第I双极型晶体管和所述第2双极型晶体管的基极-发射极间电压的差电压相应的电流产生的影响，因此能够进一步减小放大器部的偏移对由电压生成部生成的输出电压产生的影响。[0086]前述的专利文献I及非专利文献I的BGR电路为如下构成:通过对双极型晶体管的基极-发射极间电压VBE加上与绝对温度成比例(以下，也称为“PTAT”(PropotionalToAbsoluteTemperature)。)的电压VPTAT来消除与温度成比例的系数(一次系数)。由此,若考虑VBE为0.6V左右，则输出电压为1.2V左右，不适于例如电源电压为IV以下那样的低电源电压驱动、低输出电压化。另一方面，第I技术方案的电压产生电路通过将流过所述第3电阻元件的与所述第I双极型晶体管的基极-发射极间电压VBE相应的电流和与所述差电压相应的电流(PTAT电流)相加来消除与温度成比例的系数，将相加后的电流转换成电压并输出，因此能够实现低电源电压驱`动、低电压输出。另外，对于电流生成部的上述构成，将所述第3电阻元件设置在所述第I双极型晶体管的基极端子与所述第I电位节点之间，由此能够容易地生成与基极-发射极间电压的差电压相应的电流。[0087]〔2〕(有R5的BGR核心电路(图2、图42、图43等))[0088]在第I技术方案的电压产生电路中，所述电流生成部在所述第I双极型晶体管的发射极端子与所述第I电位节点之间具有电阻元件(R5)。[0089]如此一来，能够通过所述电阻元件提高放大器部的公共输入电压。[0090]〔3〕(有R7的BGR核心电路(图35、图36、图41、图42))[0091]在第I或第2技术方案的电压产生电路中，从所述电压电流转换部向所述第I电阻元件与所述第2电阻元件的连接节点的电流供给经由电阻元件(R7)来进行。[0092]如此一来，能够通过所述电阻元件降低放大器部的公共输入电压。[0093]〔4〕(进行分压而输入到放大器(BGR核心电路10L)(图37))[0094]第I~3的任一技术方案的电压产生电路中，向所述放大器部输入的2个电压是对所述第I双极型晶体管的集电极端子的电压进行分压后的电压和对所述第2双极型晶体管的集电极端子的电压进行分压后的电压。[0095]如此一来，能够降低放大器部的公共输入电压，因此例如能够将放大器部取为PMOS差动输入的放大器,放大器的设计变得容易。[0096]〔5〕(源极负反馈构成的电压电流转换部(图39))[0097]第I?4的任一技术方案的电压产生电路中,所述电压电流转换部具有:第IMOS晶体管(MP1)，其源极端子经由电阻元件(R16)连接于电位与所述第I电位节点不同的第2电位节点(接地节点/电源Vcc节点)，漏极端子连接于所述第I电阻元件与所述第2电阻元件的连接节点；和第2M0S晶体管(MP2)，其源极侧经由电阻元件(R17)连接于所述第2电位节点，漏极侧连接于所述输出部的输入侧，向所述第IMOS晶体管和所述第2M0S晶体管的栅极端子输入所述放大器部的输出电压。[0098]如此一来，通过与所述第IMOS晶体管和所述第2M0S晶体管各自的源极侧连接的负反馈(degeneration)电阻,能够降低所述第IMOS晶体管的电流与所述第2M0S晶体管的电流的不匹配。[0099]〔6〕(能够独立生成IPTAT电流的BGR核心电路(图28、图29、图31?图33))[0100]本发明的代表性的另一实施方式涉及的电压产生电路(10D?10H)具有:电流生成部(MP1、MP2、MP5、RUR2、QUQ2)，其生成与发射极面积不同的2个双极型晶体管的基极-发射极间电压的差电压相应的第I电流；和输出部，其基于所述第I电流生成与PN结的顺向电压相应的第2电流，并且基于所述第I电流和所述第2电流生成电压并输出。所述电流生成部具有:第I双极型晶体管(Q2)，其发射极端子配置于第I电位节点侧；第2双极型晶体管(Q1)，其具有比所述第I双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第I双极型晶体管的发射极端子同电位，基极端子配置于所述第I双极型晶体管的集电极侧；第I电阻元件(R2)，其一端配置于所述第I双极型晶体管的集电极侧，另一端配置于所述第I双极型晶体管的基极侧；第2电阻元件(R1)，其一端配置于所述第2双极型晶体管的集电极侧，另一端连接于所述第I电阻元件的另一端；放大器部(Al)，其输入所述第I双极型晶体管的集电极侧的电压和所述第2双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和电压电流转换部(MP1、MP2)，其输入所述放大器部的输出电压并将所述放大器部的输出电压转换成电流，将转换后的电流供给到所述第I电阻元件与所述第2电阻元件的连接节点(电位V3的节点)，并且供给到输出部。[0101]如此一来,与第I技术方案同样地，能够进一步减小放大器部的偏移对输出电压产生的影响，且能够实现低电源电压驱动、低电压输出。还具有以下的作用、效果。例如在第I技术方案的电压产生电路中，电流生成部生成与发射极面积不同的2个双极型晶体管的基极-发射极间电压的差电压相应的电流(第6技术方案中的所述第I电流)和与PN结的顺向电压相应的电流(第6技术方案中的所述第2电流)，输出将2个电流相加得到的电流，而在第6技术方案的电流产生电路中，电流生成部输出所述第I电流。也就是说，根据第6技术方案的电流产生电路，能够单独输出与绝对温度成比例的电流(所述第I电流)，因此能够容易地生成PTAT电压。[0102]〔7〕(BGR核心电路IOD的输出级构成(图28))[0103]在第6技术方案的电压产生电路中，所述输出部具有:电压生成部(Q4)，其一端连接于所述第I电位节点，且基于输入到另一端的电流来生成与PN结的顺向电压相应的电压；第3电阻元件(R9)，其一端连接于所述第I电位节点；和第4电阻元件(R8)，其设置在所述电压生成部的另一端侧与所述第3电阻元件的另一端侧之间，向所述第4电阻元件的连接节点分别供给所述第I电流。[0104]如此一来，通过使基于顺向电压的电流和所述第I电流流入所述第3电阻元件来生成输出电压，因此低电源电压驱动、低电压输出变得容易。[0105]〔8〕(BGR核心电路10等的输出级构成(图2等))[0106]在第I~5的任一技术方案的电压产生电路中，所述输出部是一端连接于所述第I电位节点、且另一端被输入电流的第4电阻元件(R4)。[0107]如此一来，能够容易地生成输出电压。[0108]〔9〕(利用了NPN型双极型晶体管的BGR核心电路(图2等))[0109]在第I~8的任一技术方案的电压产生电路中，所述第I双极型晶体管及所述第2双极型晶体管是NPN型的双极型晶体管。[0110]〔10〕(利用了PNP型双极型晶体管的BGR核心电路(图40~图43))[0111]第I~8的任一技术方案的电压产生电路中，所述第I双极型晶体管及所述第2双极型晶体管是PNP型的双极型晶体管。[0112]〔11〕(BGR核心电路+温度修正电路(图2等))[0113]在第I~10的任一技术方案的电压产生电路中，还具有修正电路(20、20A、20B)，该修正电路生成与由所述输出部生成的电压(Vrai)和PN结的顺向电压之差相应的修正电流(1tp)，并使所述修正电流反馈给所述电流生成部。[0114]第I技术方案等的电压产生电路将流过所述第3电阻元件的与所述第I双极型晶体管的基极-发射极间电压VBE相应的电流和与所述差电压相应的电流(PTAT电流)相加来消除与温度成比例的系数，将相加得到的电流转换成输出电压，由此改善了输出电压的温度特性。然而，因为如前述那样基极-发射极间电压的温度依赖性是非线性的，所以输出电压具有非线性温度依赖性。因此，第11技术方案的电压产生电路根据电压生成部的输出电压和PN结的顺向电压之差来生成具有非线性温度特性的修正电流并反馈给所述电流生成部，由此改善了所述电流生成部的输出电流的非线性温度依赖性。由此，输出电压的非线性温度依赖性得以改善，能够降低在更广泛的温度范围内的输出电压的偏差。另外，通过生成与具有温度依赖性的2个电压(输出电压和顺向电压)之差相应的电流，能够生成在想修正温度特性的温度范围内变化的修正电流。如此一来，与使用以绝对温度OK为基点的PTAT电流、PTAT2电流(与绝对温度的2次方成比例的电流)来修正温度特性的情况相比，修正变得容易。[0115]〔12〕(修正电路的具体构成(图2、图21、图23、图25))[0116]在第11技术方案的电压产生电路中，所述修正电路具有--第3双极型晶体管(Q3)，其发射极端子经由第5电阻元件(R6)连接于所述第I电位节点，基极端子连接于所述电压生成部的输出侧；和电流镜部(MP3、MP4)，其输出与流过所述第3双极型晶体管的集电极端子的电流相应的电流。[0117]如此一来,能够容易地生成所述修正电流。[0118]〔13〕(修正电流的反馈目标为R3(图19、图21))[0119]在第11或12技术方案的电压产生电路中，所述修正电流被反馈给所述第3电阻元件。[0120]如此一来，所述修正电流向所述电流生成部的反馈变得容易。[0121]〔14〕(修正电流的反馈目标为R5(图2、图27))[0122]在第11或12技术方案的电压产生电路中，所述第I双极型晶体管的发射极端子经由电阻元件(R5)连接于所述第I电位节点，所述修正电流被反馈给所述第I双极型晶体管的发射极端子。[0123]如此一来，所述修正电流向所述电流生成部的反馈变得容易，并且能够通过所述电阻元件提高放大器部的公共输入电压。[0124]〔15〕(修正电流的反馈目标为电位VB侦彳(图23))[0125]在第11或12技术方案的电压产生电路中，所述修正电流被反馈给所述第2电阻元件的一端。[0126]如此一来,所述修正电流向所述电流生成部的反馈变得容易。[0127]〔16〕(修正电流的反馈目标为电阻R4(图25))[0128]在第8技术方案的电压产生电路中，还具有修正电路，该修正电路生成与由所述输出部生成的电压和PN结的顺向电压之差相应的修正电流，并使所述修正电流反馈给所述第4电阻元件(R4)。[0129]如此一来,所述修正电流向所述电压生成部的反馈变得容易。[0130]〔17〕(电压跟随器A2的添加(图2等))[0131]在第12技术方案的电压产生电路中，所述修正电路还具有缓冲器电路(A2)，该缓冲器电路输入所述电压生成部的输出电压，进行缓冲并输出到所述第3双极型晶体管的基极端子。[0132]如此一来，能够防止由所述第3双极型晶体管的基极电流对所述电压生成部的输出电压产生的影响。[0133]〔18〕(电流镜部的其他实施例(图23))[0134]在第12或17技术方案的电压产生电路中，所述电流镜部是低电压型的电流镜电路(MP3、MP4、MN3、MN4)。[0135]如此一来，有助于所述修正电路的低电源电压化。[0136]〔19〕(BGR核心电路(也包含1.2V输出)十非线性修正电路)(图44、图46、图47、图48、图2等)[0137]本发明的代表性的另一实施方式涉及的电压产生电路(I?9、11)具有:电压生成部(10、IOA?10Q、71、75)，其生成将以不同的电流密度进行动作的2个双极型晶体管(Ql、Q2)的基极-发射极间电压的差电压和PN结的顺向电压以预定的比例相加得到的电压并输出；和修正电路(20，20A，20B)，其生成与由所述电压生成部生成的电压和PN结的顺向电压之差相应的修正电流(IOTP)，使所述修正电流反馈给所述电压生成部。[0138]如此一来，与第11技术方案同样地，输出电压的非线性温度依赖性得以改善，能够降低在更广泛的温度范围内的输出电压的偏差，且与使用以绝对温度OK为基点的PTAT电流、PTAT2电流(与绝对温度的2次方成比例的电流)来修正温度特性的情况相比，修正变得容易。[0139]〔20〕(与1.2V输出对应的非线性修正电路(图44、图46))[0140]在第19技术方案的电压产生电路中，所述修正电路具有:连接成二极管的第I双极型晶体管(Q5)，其发射极端子经由第I电阻元件(R6、R62)连接于第I电位节点(接地节点);第2双极型晶体管(Q7)，其发射极端子连接于所述第I双极型晶体管的集电极侧，连接成二极管的集电极端子和基极端子连接于所述电压生成部的输出侧；和电流输出部(Q6、Q8、MP1、MP2)，其输出与流过所述第I电阻元件的电流相应的电流。[0141]如此一来，通过将所述第I双极型晶体管和所述第2双极型晶体管2级串叠，即使在例如所述电压生成部的输出电压为1.2V左右的情况下所述修正电流的生成也变得容易。[0142]〔21〕(与1.2V输出对应的非线性修正电路(图47))[0143]在第19技术方案的电压产生电路中，所述修正电路具有:连接成二极管的第I双极型晶体管(Q9)，其发射极端子经由第I电阻元件(R6)连接于第I电位节点;第2双极型晶体管(Q10)，其发射极端子连接于所述第I双极型晶体管的集电极侧，基极端子连接于所述电压生成部的输出侧；和电流镜电路(MP11、MP12)，其输出与流过所述第2双极型晶体管的集电极侧的电流相应的电流。[0144]如此一来，通过将所述第I双极型晶体管和所述第2双极型晶体管2级串叠，即使在例如所述电压生成部的输出电压为1.2V左右的情况下所述修正电流的生成也变得容易。[0145]〔22〕(1.2V输出的BGR核心电路71(图44、图46、图47))[0146]在第19至21的任一技术方案的电压产生电路中，所述电压生成部具有:第3双极型晶体管(Q2)，其集电极端子经由第2电阻元件(R22)连接于所述第I电位节点；第4双极型晶体管(Q1)，其具有比所述第3双极型晶体管的发射极面积大的发射极面积，集电极端子经由第3电阻元件(R21)连接于第I电位节点；第4电阻元件(R20)，其设置在所述第3双极型晶体管的发射极端子与所述第4双极型晶体管的发射极端子之间；和第5电阻元件(R23)，其设置在所述第2双极型晶体管的发射极端子与第2电位节点之间，所述修正电流被反馈给所述第5电阻元件。[0147]如此一来，即使对输出1.2V左右的BGR电路，也能够容易地实现非线性温度特性的修正。[0148]〔23〕(BGR核心电路+温度修正电路(MOSTr)(图27))[0149]第I至10的任一技术方案的电压产生电路(6)中，还具有修正电路(20C)，该修正电路生成与由所述输出部(10)生成的电压和在亚阈值区域进行动作的MOS晶体管(丽5、MN6)的栅极-源极间电压之差相应的修正电流(IOTP)，并使所述修正电流反馈给所述电流生成部。[0150]MOS晶体管的亚阈值区域的特性成为接近双极型晶体管的I。-Vbe特性的特性，因此根据第23技术方案的电压产生电路,生成与具有温度依赖性的2个电压(输出电压和Ves电压)之差相应的电流，由此能够生成在想修正温度特性的温度范围内变化的修正电流。由此，与第11技术方案I等同样地，输出电压的非线性温度依赖性得以改善，能够降低在更广泛的温度范围内的输出电压的偏差，且与使用以绝对温度OK为基点的PTAT电流、PTAT2电流(与绝对温度的2次方成比例的电流)来修正温度特性的情况相比，修正变得容易。另外，因为在所述修正电路中不使用双极型晶体管，所以能够以CMOS工艺来实现修正电路。[0151]〔24〕(温度修正电路(MOSTr)的具体构成)[0152]在第23技术方案的电压产生电路中，所述修正电路具有?第IMOS晶体管(MN6)，其栅极端子配置于所述输出部的输出侧；第4电阻元件(R6)，其一端连接于所述第I电位节点；1或多个第2M0S晶体管(丽5)，其设置在所述第IMOS晶体管的源极端子与所述第4电阻元件的另一端之间，且栅极端子和漏极端子同电位；和电流镜部(MP3、MP4)，其输出与流过所述第IMOS晶体管的漏极侧的电流相应的电流。[0153]如此一来，通过调整例如所述第2NM0S晶体管的级数，能够使MOS晶体管在亚阈值区域进行动作，所述修正电流的生成变得容易。[0154]2.实施方式的详细说明[0155]对实施方式进一步详细说明。[0156]《实施方式I》[0157]图1是表示本实施方式涉及的基准电压产生电路的一例的框图。[0158]该图1所示的基准电压生成电路I具有:生成基准电压VBeK并输出的电压生成电路(以下，也称为BGR核心电路。)10、和根据基准电压Vrai生成用于修正基准电压Vbot的温度特性的修正电流并反馈给BGR核心电路的非线性修正电路(以下，也简称为修正电路。)20。[0159]图2是表示基准电压产生电路I的具体电路构成的一例的电路图。该图2所示的基准电压产生电路I并没有特别限制，通过公知的CMOS集成电路的制造技术而形成于I个单晶硅那样的半导体衬底上。[0160]该图2所示的BGR核心电路10通过电流生成部101生成将与发射极面积不同的2个双极型晶体管Ql、Q2的基极-发射极间电压的差电压(AVBE)相应的电流和与双极型晶体管Q2的基极-发射极间电压VBE2相应的电流相加而得到的电流，并通过电压输出部102将所生成的电流转换成电压Vbot并输出。[0161]电流生成部101例如由NPN型的双极型晶体管Q1、Q2、电阻R1、R2、R3及R5、差动放大器Al、P沟道型的MOS晶体管MP1、MP2构成，电压输出部102例如由电阻R4构成。各个元件的连接关系如下。[0162]双极型晶体管Ql、Q2的发射极端子连接在一起。双极型晶体管Ql的发射极面积是双极型晶体管Q2的n(n为2以上的整数)倍大。即设定成，在使相同电流流过双极型晶体管Ql和Q2时，双极型晶体管Q2的发射极电流密度成为晶体管Ql的发射极电流密度的n倍。电阻Rl的一端连接于双极型晶体管Q2的基极端子，另一端连接于双极型晶体管Ql的集电极端子。电阻R2的一端连接于电阻Rl的一端，另一端连接于双极型晶体管Q2的集电极端子。电阻R5设置在双极型晶体管Ql、Q2的连接在一起的发射极端子与接地节点之间。电阻R3设置在双极型晶体管Q2的基极端子与接地节点之间。差动放大器Al分别输入双极型晶体管Q1、Q2的集电极侧的电位。MOS晶体管MP1、MP2的栅极端子均输入差动放大器Al的输出电压，源极端子均连接于电源节点Vcc。MOS晶体管MPl的漏极端子连接于上述电阻Rl与R2的连接节点，由此形成反馈环路。另外，MOS晶体管MP2的漏极端子连接于电阻R4，由此电流I被供给到电阻R4。对BGR核心电路10的详细动作原理，将在后面叙述。[0163]图2所示的修正电路20具有:输入BGR核心电路10的输出电压Vbm、构成电压跟随器的放大器A2;基极端子与放大器A2的输出端子连接的双极型晶体管Q3;设置在双极型晶体管Q3的发射极端子与接地节点之间的电阻R6;和构成根据流向双极型晶体管Q3的集电极侧的电流来输出修正电流1_>的电流镜电路的P沟道型的MOS晶体管MP3、MP4。虽然没有特别限制，但修正电流1tp被反馈给电阻R5。通过如此设置反馈方式，修正电路所使用的放大器和/或电流镜这样的要素电路不需要高精度，不用添加大面积和/或电流就能够实现精度的提高。此外，放大器A2是为了供给双极型晶体管Q3的基极电流而设置的，在能够忽略由从MOS晶体管MP2直接供给基极电流对输出电压Vbck产生的影响的情况下也可以省略。关于修正电路20的详细动作原理，将在后面叙述。[0164]以下对基准电压产生电路I的动作原理，分成BGR核心电路10和修正电路20来详细说明。[0165](I)BGR核心电路10[0166]为了容易理解BGR核心电路10，使用仅示出了BGR核心电路10的图3来详细说明。[0167]图3是表示基准电压产生电路I中的BGR核心电路10的一例的电路图。在该图3中，作为一例而不出了将放大器的偏移作为输入偏移电压插入放大器Al的正侧输入来等效表现的情况。[0168]在该图3中，将流过电阻Rl的电流设为I1，将流过电阻R2的电流设为I2，将流过MPl、MP2的电流设为I，将电阻Rl与电阻R2的连接点的电压设为V3，假设R1=R2=R12。另外，在之后的说明中，以电流镜电路等的镜像比为1:1来进行说明，但没有特别限定，也可以改变镜像比。[0169]此外，在之后的说明中为了容易理解而忽略双极型晶体管的基极电流来进行计算，而在实际设计的模拟等中进行包含基极电流的计算。[0170]若将双极型晶体管的饱和电流密度设为Js、将单位面积设为A、将热电压设为VT=kT/q、将k设为波尔兹曼常数、将T设为绝对温度、将q设为元电荷，则关于Ql的基极-发射极间电压VBEl和Q2的基极-发射极间电压VBE2，(式I)成立。【权利要求】1.一种电压产生电路,具有:电流生成部，其生成将与发射极面积不同的2个双极型晶体管的基极-发射极间电压的差电压相应的电流和与PN结的顺向电压相应的电流相加得到的电流；和输出部，其将所输入的电流转换成电压并输出，其中，所述电流生成部具有:第I双极型晶体管，其发射极端子配置于第I电位节点侧；第2双极型晶体管，其具有比所述第I双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第I双极型晶体管的发射极端子同电位，基极端子配置于所述第I双极型晶体管的集电极侧；第I电阻元件，其一端配置于所述第I双极型晶体管的集电极侧，另一端配置于所述第I双极型晶体管的基极侧；第2电阻元件，其一端配置于所述第2双极型晶体管的集电极侧，另一端连接于所述第I电阻元件的另一端；第3电阻元件，其设置在所述第I双极型晶体管的基极端子与所述第I电位节点之间；放大器部，其输入所述第I双极型晶体管的集电极侧的电压和所述第2双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和电压电流转换部，其输入所述放大器部的输出电压并将所述放大器部的输出电压转换成电流，将转换后的电流供给到所述第I电阻元件与所述第2电阻元件的连接节点并且供给到输出部。2.根据权利要求1所述的电压产生电路，其中，所述电流生成部在所述第I双极型晶体管的发射极端子与所述第I电位节点之间具有电阻元件。3.根据权利要求1所述的电压产生电路，其中，从所述电压电流转换部向所述第I电阻元件与所述第2电阻元件的连接节点的电流供给经由电阻元件来进行。4.根据权利要求1所述的电压产生电路，其中，向所述放大器部输入的2个电压是对所述第I双极型晶体管的集电极端子的电压进行分压后的电压和对所述第2双极型晶体管的集电极端子的电压进行分压后的电压。5.根据权利要求1所述的电压产生电路，其中，所述电压电流转换部具有:第IMOS晶体管，其源极端子经由电阻元件连接于电位与所述第I电位节点不同的第2电位节点，漏极端子连接于所述第I电阻元件与所述第2电阻元件的连接节点；和第2M0S晶体管，其源极侧经由电阻元件连接于所述第2电位节点，漏极侧连接于所述输出部的输入侧，向所述第IMOS晶体管和所述第2M0S晶体管的栅极端子输入所述放大器部的输出电压。6.—种电压产生电路,具有:电流生成部，其生成与发射极面积不同的2个双极型晶体管的基极-发射极间电压的差电压相应的第I电流；和输出部，其基于所述第I电流生成与PN结的顺向电压相应的第2电流，并且基于所述第I电流和所述第2电流生成电压并输出，其中，所述电流生成部具有:第I双极型晶体管，其发射极端子配置于第I电位节点侧；第2双极型晶体管，其具有比所述第I双极型晶体管的发射极面积大的发射极面积，发射极端子与所述第I双极型晶体管的发射极端子同电位，基极端子配置于所述第I双极型晶体管的集电极侧；第I电阻元件，其一端配置于所述第I双极型晶体管的集电极侧，另一端配置于所述第I双极型晶体管的基极侧；第2电阻元件，其一端配置于所述第2双极型晶体管的集电极侧，另一端连接于所述第I电阻元件的另一端；放大器部，其输入所述第I双极型晶体管的集电极侧的电压和所述第2双极型晶体管的集电极侧的电压，并输出与所输入的2个电压的差电压相应的电压；和电压电流转换部，其输入所述放大器部的输出电压并将所述放大器部的输出电压转换成电流，将转换后的电流供给到所述第I电阻元件与所述第2电阻元件的连接节点并且供给到输出部。7.根据权利要求6所述的电压产生电路，其中，所述输出部具有:`电压生成部，其一端连接于所述第I电位节点，基于输入到另一端的电流生成与PN结的顺向电压相应的电压；第3电阻元件，其一端连接于所述第I电位节点；和第4电阻元件，其设置在所述电压生成部的另一端侧与所述第3电阻元件的另一端侧之间，向所述第4电阻元件的连接节点分别供给所述第I电流。8.根据权利要求1所述的电压产生电路，其中，所述输出部是一端连接于所述第I电位节点且另一端被输入电流的第4电阻元件。9.根据权利要求1所述的电压产生电路，其中，所述第I双极型晶体管及所述第2双极型晶体管是NPN型的双极型晶体管。10.根据权利要求1所述的电压产生电路，其中，所述第I双极型晶体管及所述第2双极型晶体管是PNP型的双极型晶体管。11.根据权利要求1所述的电压产生电路，其中，还具有修正电路，该修正电路生成与由所述输出部生成的电压和PN结的顺向电压之差相应的修正电流，并使所述修正电流反馈给所述电流生成部。12.根据权利要求11所述的电压产生电路，其中，所述修正电路具有:第3双极型晶体管，其发射极端子经由第5电阻元件连接于所述第I电位节点，基极端子连接于所述电压生成部的输出侧；和电流镜部，其输出与流过所述第3双极型晶体管的集电极端子的电流相应的电流。13.根据权利要求12所述的电压产生电路，其中，所述修正电流被反馈给所述第3电阻元件。14.根据权利要求12所述的电压产生电路，其中，所述第I双极型晶体管的发射极端子经由电阻元件连接于所述第I电位节点，所述修正电流被反馈给所述第I双极型晶体管的发射极端子。15.根据权利要求12所述的电压产生电路，其中，所述修正电流被反馈给所述第2电阻元件的一端。16.根据权利要求8所述的电压产生电路，其中，还具有修正电路，该修正电路生成与由所述输出部生成的电压和PN结的顺向电压之差相应的修正电流，并使所述修正电流反馈给所述第4电阻元件。17.根据权利要求12所述的电压产生电路，其中，所述修正电路还具有缓冲器电路，该缓冲器电路输入所述输出部的输出电压，进行缓冲并输出到所述第3双极型晶体管的基极端子。18.根据权利要求12所述的电压产生电路，其中，所述电流镜部是低电压型的电流镜电路。19.一种电压产生电路，具有:电压生成部，其生成将以不同的电流密度进行动作的2个双极型晶体管的基极-发射极间电压的差电压和PN结的顺向电压以预定的比例相加得到的电压并输出；和修正电路，其生成与由所述电压生成部生成的电压和PN结的顺向电压之差相应的修正电流，并使所述修正电流反馈给所述电压生成部。20.根据权利要求19所述的电压产生电路，其中，所述修正电路具有:连接成二极管的第I双极型晶体管，其发射极端子经由第I电阻元件连接于第I电位节点；第2双极型晶体管，其发射极端子连接于所述第I双极型晶体管的集电极侧，且连接成二极管的集电极端子和基极端子连接于所述电压生成部的输出侧；和电流输出部，其输出与流过所述第I电阻元件的电流相应的电流。21.根据权利要求19所述的电压产生电路，其中，所述修正电路具有:连接成二极管的第I双极型晶体管，其发射极端子经由第I电阻元件连接于第I电位节点；第2双极型晶体管，其发射极端子连接于所述第I双极型晶体管的集电极侧，基极端子连接于所述电压生成部的输出侧；和电流镜电路，其输出与流过所述第2双极型晶体管的集电极侧的电流相应的电流。22.根据权利要求19所述的电压产生电路，其中，所述电压生成部具有:第3双极型晶体管，其集电极端子经由第2电阻元件连接于所述第I电位节点；第4双极型晶体管，其具有比所述第3双极型晶体管的发射极面积大的发射极面积，集电极端子经由第3电阻元件连接于第I电位节点；第4电阻元件，其设置在所述第3双极型晶体管的发射极端子与所述第4双极型晶体管的发射极端子之间；和第5电阻元件，其设置在所述第2双极型晶体管的发射极端子与第2电位节点之间，所述修正电流被反馈给所述第5电阻元件。23.根据权利要求1所述的电压产生电路，其中，还具有修正电路，该修正电路生成与由所述输出部生成的电压和在亚阈值区域进行动作的MOS晶体管的栅极-源极间电压之差相应的修正电流，并使所述修正电流反馈给所述电流生成部。24.根据权利要求23所述的电压产生电路，其中，所述修正电路具有:第IMOS晶体管，其栅极端子配置于所述输出部的输出侧；第4电阻元件，其一端连接于所述第I电位节点；1或多个第2M0S晶体管，其设置在所述第IMOS晶体管的源极端子和所述第4电阻元件的另一端之间，栅极端子和漏极端子同电位；和电流镜部，其输出与流过所述第IMOS晶体管的漏极侧的电流相应的电流。【文档编号】G05F3/30GK103492971SQ201280018085【公开日】2014年1月1日申请日期:2012年4月9日优先权日:2011年4月12日【发明者】佐野真也,堀口真志,三木隆博,平木充申请人:瑞萨电子株式会社