一种电流型带隙基准源的制作方法
【专利摘要】本发明提出了一种集成电路带隙基准源，所述集成电路带隙基准源包含：第一电流产生电路、第二电流产生电路、电流求和电路和电压重建电路；第一电流产生电路，用于产生负温度系数电流；第二电流产生电路，用于产生正温度系数电流；第一电流产生电路的输出端与电流求和电路的一个输入端相连，第二电流产生电路的输出端与电流求和电路的另一个输入端相连，该电流求和电路用于将第一电流产生电路和第二电流产生电路各自输出的电流按某一设定比例叠加；电流求和电路的输出端与电压重建电路的输入端相连且该电压重建电路的输出端作为集成电路带隙基准源的输出端。
【专利说明】一种电流型带隙基准源
【技术领域】
[0001]本发明涉模拟集成电路设计领域，更具体地涉及一种采用电流叠加技术实现的集成带隙基准电压产生电路。
【背景技术】
[0002]带隙基准源是模拟集成电路中一个常用的模块，广泛用于各种模拟集成电路和模拟/混合信号集成电路中，包括数据转换器、开关电容电路、单片图像传感器、微机电系统(MEMS)接口电路等。
[0003]传统的带隙基准源电路采用电压求和的方式产生带隙基准电压，图1是一种传统的带隙基准源电路。该电路通过一个负温度系数电压Vbe与一个正温度系数电压NVt求和，获得独立于温度的输出电压Vott=Vbe+NVt。由于三极管发射结电压Vbe和热电压NVt都是相对独立于电源和工艺的电压，因此输出电压Vtot有独立于工艺、电压和温度的特性，这个特性被很多高精度模拟系统所需要。这种电压求和技术的一个问题是输出电SVott的额定值基本都固定在1.2V左右，这是因为硅工艺中三极管发射结电压Vbe为0.75V左右，其温度系数为-1.5mV/K，而与之相对应的热电压NVt大概是0.45V。中国专利CN101799699A采用了这种电压求和技术，这种电压求和技术的另外一个问题在于输出驱动能力很弱，它几乎不能提供负载电流，导致需要使用附加的缓冲器。
[0004]在一些应用例如MEMS接口电路中，需要高于3V的基准电压，而一些低电压应用中需要低于IV的基准电压，传统的采用电压求和技术的基准电压电路并不能满足需求，而大多数电路中要求基准电压有一定负载的驱动能力，给负载提供一定的电流，传统带隙基准源也不能直接使用。
【发明内容】
[0005]本发明的目的在于，为解决上述技术问题，采用电流求和技术产生带隙基准电压，该带隙基准电压可以为电源范围内的任意值，并且具有输出驱动能力。
[0006]为实现上述目的，本发明提供了一种集成电路带隙基准源，其特征在于，所述集成电路带隙基准源包含:
[0007]第一电流产生电路301、第二电流产生电路302、电流求和电路303和电压重建电路 304 ；
[0008]第一电流产生电路301，用于产生随温度升高而降低的电流，即用于产生负温度系数电流；
[0009]第二电流产生电路302，用于产生随温度升高而升高的电流，即用于产生正温度系数电流；
[0010]第一电流产生电路301的输出端与电流求和电路303的一个输入端相连,第二电流产生电路302的输出端与电流求和电路303的另一个输入端相连，该电流求和电路303用于将第一电流产生电路301和第二电流产生电路302各自输出的电流按某一设定比例叠加；
[0011]电流求和电路303的输出端与电压重建电路304的输入端相连且该电压重建电路304的输出端作为集成电路带隙基准源的输出端。
[0012]上述第一电流产生电路301包含:P型电流镜、N型电流镜、电阻Rl和PNP型三极管；
[0013]所述P型电流镜为所述N型电流镜互为负载，从而形成自偏置结构；
[0014]所述电阻Rl连接在所述N型电流镜的输出管的源级和负电源之间；
[0015]所述PNP型三极管的发射极连接在所述N型电流镜的输入管的源级，且该PNP型三极管的基极和集电极接所述负电源；
[0016]其中，所述PNP型三极管采用NPN型三极管或者二极管代替。
[0017]上述第二电流产生电路302包含:P型电流镜、N型电流镜、电阻R2和两个PNP型三极管；
[0018]所述P型电流镜和N型电流镜互为负载，从而形成自偏置结构；
[0019]所述电阻R2连接在所述N型电流镜的输出管的源级和其中一个PNP型三极管的发射极之间，该PNP型三极管的基极和集电极接负电源；另一个PNP型三极管的发射级连接在所述N型电流镜的输入管的源级，该PNP型三极管的集电极和基极连接到负电源；
[0020]其中，所述两个PNP型三极管全部或其中之一采用NPN型三极管或者二极管代替。
[0021]上述P型电流镜和N型电流镜采用共源共栅结构。
[0022]上述电流求和电路303包含两个P型MOS管，所述两个P型MOS管的栅极分别与第一电流产生电路301和第二电流产生电路302包含的P型电流镜相连，且所述两个P型MOS管的漏极短接形成电流求和电路输出。
[0023]上述P型电流镜包含:第一 PMOS型晶体管和第二 PMOS型晶体管；所述N型电流镜包含:第一 NMOS型晶体管和第二 NMOS型晶体管；
[0024]第一PMOS晶体管的源级连接正电源vdd，该第一 PMOS晶体管的栅极与漏极相连于A节点；
[0025]第二 PMOS晶体管的栅极与所述节点A相连，该第二 PMOS晶体管的源级连接到所述正电源vdd ；
[0026]第一 NMOS晶体管的漏极连接所述第一 PMOS晶体管的漏极，该第一 NMOS晶体管的栅极连接第二 NMOS晶体管的栅极，第一 NMOS晶体管的源级连接所述电阻Rl或所述电阻R2的一端;
[0027]第二 NMOS晶体管的栅极与漏极相连于节点B，所述第二 PMOS晶体管的漏极与所述节点B相连，该第二 NMOS晶体管的源级连接PNP型三极管Q2的发射极，该PNP型三极管Q2的基极和集电极接负电源vss。
[0028]上述电流求和电路303的输出端与电压重建电路304的输入端之间增加一级N型电流镜进行反向。
[0029]上述电压重建电路304为连续时间电路或开关电容电路。
[0030]上述电压重建电路304包含电阻R3和运算放大器，所述电阻连接在所述运算放大器的输出端和反相输入端之间，所述运算放大器的同相输入端接地。
[0031]调整所述电阻R3阻值的大小能够调整集成电路带隙基准源输出的电压值。与现有技术相比，本发明的技术优势在于:
[0032]本发明通过将负温度系数电流和正温度系数电流按一定比例叠加,把叠加后的电流重建为电压，可以获得任意大小的带隙基准电压。且本发明可以采用主流的CMOS集成电路工艺和双极型集成电路工艺获得独立于工艺、电压和温度的带隙基准电压。
【专利附图】
【附图说明】
[0033]图1为现有技术的带隙基准源电路原理图；
[0034]图2为本发明的电流型带隙基准源结构示意图；
[0035]图3为基于电流型带隙基准源结构示意图给出的具体实施例的电路图；
[0036]图4_a为本发明实施例所采用的一种负温度系数电流产生电路(B卩，第一电流产生电路)的电路图；
[0037]图4_b为本发明实施例所采用的一种正温度系数电流产生电路(B卩，第二电流产生电路)的电路图。
【具体实施方式】
[0038]下面通过附图实施例，对本发明的技术方案作进一步的详细描述。
[0039]在以下实施例中将第一电流产生电路命名为负温度系数电流产生电路，将第二电流产生电路命名为正温度系数电流产生电路。
[0040]本发明提供的电流型带隙基准源如图2所示，包括:负温度系数电流产生电路Int。、正温度系数电流产生电路Ipt。、电流求和电路I.、电压重建电路，且各电路的连接关系如图2。
[0041]如图3所示，本实施例中电流型带隙基准源电路包括:负温度系数电流产生电路301、正温度系数电流产生电路302、电流求和电路303以及电压重建电路304。
[0042]如图4-a所示负温度系数电流产生电路301进一步包括:两个PMOS管MPl和MP2(组成P型电流镜401)，两个NMOS管丽I和丽2 (组成N型电流镜402)，一个电阻Rl和一个PNP型三极管Ql。各个器件的连接关系如下:PM0S管MPl的源级连接到正电源vdd，栅极连接到其漏极并和PMOS管MP2的栅极相连，MP2的源级连接到vdd，MPl和MP2形成了 P型电流镜，NMOS管丽I的漏极连接PMOS管MPl的漏极，丽I的栅极连接丽2的栅极，丽I的源级连接电阻Rl的一端，Rl的另一端接负电源vss，NMOS管丽2的栅极连接其漏极并和PMOS管MP2的漏极相连，丽2的源级连接PNP型三极管Q2的发射极，Q2的基极和集电极接vss，丽I和丽2形成了 N型电流镜，N型电流镜和P型电流镜连接成自偏置结构。MPl和MP2构成的P型电流镜电流比是1:1，丽I和丽2构成的N型电流镜电流比是1:1。
[0043]如图4-b所示的正温度系数电流产生电路302进一步包括:两个PMOS管MP4和MP5 (组成P型电流镜401)，两个NMOS管丽3和MN4 (组成N型电流镜402)，一个电阻R2和两个PNP型三极管Q2、Q3。各个器件的连接关系如下:PM0S管MP4的源级连接到vdd，栅极连接其漏极并和PMOS管MP5的栅极相连，MP5的源级连接到vdd，MP4和MP5形成了 P型电流镜，NMOS管MN3的漏极连接MP4的漏极，MN3的栅极连接NMOS管MN4的栅极，MN3的源级连接电阻R2的一端，R2的另一端连接PNP型三极管Q2的发射极，Q2的基极和集电极接vss, NMOS管MN4的栅极连接其漏极并和MP5的漏极相连，MN4的源级连接PNP型三极管Q3的发射极，Q3的基极和集电极接vss，丽3和MN4形成了 N型电流镜，N型电流镜和P型电流镜连接成自偏置结构。MP4和MP5构成的P型电流镜电流比是1:1，丽3和MN4构成的N型电流镜电流比是1:1。Q2的发射结面积设计为Q3发射结面积的η倍，η的取值范围为:大于I的正整数。上述技术方案中的，P型电流镜401还可以采用P型共源共栅结构电流镜或采用PNP型三极管构成的电流镜；Ν型电流镜402还可以采用N型共源共栅结构电流镜或采用NPN型三极管构成的电流镜。
[0044]上述负温度系数电流产生电路301和正温度系数电流产生电路302的具体结构还可以采用利用运算放大器虚短路特性的负温度系数电流产生电路和利用运算放大器虚短路特性的正温度系数电流产生电路。
[0045]电流求和电路303进一步包括:两个PMOS管MP3、ΜΡ6和两个NMOS管ΜΝ5、ΜΝ6。各个器件的连接关系如下:PM0S管MP3的栅极连接负温度系数电流产生电路中PMOS管MPl的栅极，MP3的源级接vdd，PM0S管MP6的栅极连接正温度系数电流产生电路中PMOS管MP4的栅极，MP6的源级接vdd，MP3和MP6的漏极相连，NMOS管丽5的漏极连接到MP3和MP6的漏极，MN5的漏极同时也和其栅极连接，MN5的源级接vss，NMOS管MN6的栅极连接MN5的栅极，MN6的源级接vss，MN6的漏极是电流求和电路的输出。正温度系数电流和负温度系数电流通过MP3和MP6求和，丽5和MN6构成的N型电流镜的作用是将求和电流反向。
[0046]电压重建电路304进一步包括:一个电阻R3和一个运算放大器Al，电阻的两端分别连接到运算放大器Al的输出端和反向输入端，Al的输出是电压重建电路的输出，也是电流型带隙基准源电路的输出，Al的同相输入端接地，Al的反向输入端同时连接到电流求和电路的输出。
[0047]本实施例的电流型带隙基准源工作原理如下:负温度系数电流产生电路中的P型电流镜和N型电流镜形成自偏置结构，由于两个电流镜电流比为1:1，NMOS管丽I和丽2的源级电压基本相等，则电阻Rl两端的电压降为PNP型三极管Ql的发射结电压，负温度系数电流如式(I)所示:
I— ',BEi
[0048]1Stat
Cl)
[0049]正温度系数电流产生电路中的P型电流镜和N型电流镜形成自偏置结构，由于两个电流镜电流比为1:1，NM0S管丽3和MN4的源级电压基本相等，则电阻R2两端的电压降为PNP型三极管Q3和Q2的的发射结电压差，正温度系数电流如式(2)所示:
T一 yBES一
[0050]iPTAT- ^?^
(2)
[0051]电流求和电路中，PMOS管MP3和ΜΡ6的宽长比之比为L:Κ (此处L与K的比值根据两路输入电流温度系数绝对值的比例来设定，以使总电流温度系数为0)，则求和后的电流为:
[0052]I total — L.Irtat+K.Iptat (3)
[0053]式(3)中的电流流过电压重建电路中的电阻R3，产生输出电压如式(4)所示:
[0054]1OUT - R3 (L^r + K ~~}
(4)
[0055]合理选择L与K的比例，Rl和R2的比例，可以将输出电压VOUT调整为零温度系数，调整电阻R3的大小可以调整输出电压大小。
[0056]最后所应说明的是，以上实施例仅用以说明本发明的技术方案而非限制。尽管参照实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，对本发明的技术方案进行修改或者等同替换，都不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。
【权利要求】
1.一种集成电路带隙基准源，其特征在于，所述集成电路带隙基准源包含: 第一电流产生电路(301)、第二电流产生电路(302)、电流求和电路(303)和电压重建电路(304)； 第一电流产生电路(301)，用于产生随温度升高而降低的电流，即用于产生负温度系数电流； 第二电流产生电路(302)，用于产生随温度升高而升高的电流，即用于产生正温度系数电流； 第一电流产生电路(301)的输出端与电流求和电路(303)的一个输入端相连,第二电流产生电路(302)的输出端与电流求和电路(303)的另一个输入端相连，该电流求和电路(303)用于将第一电流产生电路(301)和第二电流产生电路(302)各自输出的电流按某一设定比例叠加； 电流求和电路(303)的输出端与电压重建电路(304)的输入端相连且该电压重建电路(304)的输出端作为集成电路带隙基准源的输出端。
2.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述第一电流产生电路(301)包含:P型电流镜、N型电流镜、电阻Rl和PNP型三极管； 所述P型电流镜与所述N型电流镜互为负载，从而形成自偏置结构； 所述电阻Rl连接在所述N型电流镜的输出管的源级和负电源之间； 所述PNP型三极管的发射极连接在所述N型电流镜的输入管的源级，且该PNP型三极管的基极和集电极接所述负电源； 其中，所述PNP型三极管采用NPN型三极管或者二极管代替。
3.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述第二电流产生电路(302)包含:P型电流镜、N型电流镜、电阻R2和两个PNP型三极管； 所述P型电流镜和N型电流镜互为负载，从而形成自偏置结构； 所述电阻R2连接在所述N型电流镜的输出管的源级和其中一个PNP型三极管的发射极之间，该PNP型三极管的基极和集电极接负电源；另一个PNP型三极管的发射级连接在所述N型电流镜的输入管的源级，该PNP型三极管的集电极和基极连接到负电源； 其中，所述两个PNP型三极管全部或其中之一采用NPN型三极管或者二极管代替。
4.根据权利要求2或3所述的集成电路带隙基准源，其特征在于，所述P型电流镜和N型电流镜采用共源共栅结构。
5.根据权利要求2或3所述的集成电路带隙基准源，其特征在于，所述电流求和电路(303)包含两个P型MOS管，所述两个P型MOS管的栅极分别与第一电流产生电路(301)和第二电流产生电路(302)包含的P型电流镜相连，且所述两个P型MOS管的漏极短接形成电流求和电路输出。
6.根据权利要求2或3所述的集成电路带隙基准源，其特征在于， 所述P型电流镜包含:第一 PMOS型晶体管和第二 PMOS型晶体管；所述N型电流镜包含:第一 NMOS型晶体管和第二 NMOS型晶体管； 第一 PMOS晶体管的源级连接正电源vdd，该第一 PMOS晶体管的栅极与漏极相连于A节占.第二 PMOS晶体管的栅极与所述节点A相连，该第二 PMOS晶体管的源级连接到所述正电源vdd ； 第一 NMOS晶体管的漏极连接所述第一 PMOS晶体管的漏极，该第一 NMOS晶体管的栅极连接第二 NMOS晶体管的栅极，第一 NMOS晶体管的源级连接所述电阻Rl或所述电阻R2的一端; 第二NMOS晶体管的栅极与漏极相连于节点B，所述第二 PMOS晶体管的漏极与所述节点B相连，该第二 NMOS晶体管的源级连接PNP型三极管Q2的发射极，该PNP型三极管Q2的基极和集电极接负电源VSS。
7.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述电流求和电路(303)的输出端与电压重建电路(304)的输入端之间增加一级N型电流镜进行反向。
8.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述电压重建电路(304)为连续时间电路或开关电容电路。
9.根据权利要求1所述的集成电路带隙基准源，其特征在于，所述电压重建电路(304)包含电阻R3和运算放大器，所述电阻连接在所述运算放大器的输出端和反相输入端之间，所述运算放大器的同相输入端接地。
10.根据权利要求9所述的集成电路带隙基准源，其特征在于，调整所述电阻R3阻值的大小能够调整集成电路带隙基准源输出的电压值。
【文档编号】G05F1/567GK104238617SQ201310248011
【公开日】2014年12月24日 申请日期:2013年6月20日 优先权日:2013年6月20日
【发明者】孙泉, 齐敏, 乔东海, 汤亮 申请人:中国科学院声学研究所