基于标准cmos工艺的不含无源元件的带隙基准电压源结构的制作方法
【专利摘要】本发明涉及一种带隙基准电压源结构，主要目的是为达到严格的标准CMOS工艺以及不包含无源元件的设计。其中启动电路的特点是具有良好的通用特性；运放电路重点为减小失调电压做了优化设计，还有利用尾电流分立对管的共模反馈结构，以及MOS对管替代传统阻容元件的米勒补偿设计；带隙核心电路为实现去掉无源元件的目的，用线性区MOS管替代了多晶硅电阻，同时为利用其它原理获得基准电压而又保持标准CMOS工艺的纵向PNP对管设计，优化了输出端的电流镜支路MOS管。此外，在已得到的带隙基准电压基础上，通过灵活配置MOS管的串联结构，能够获得等分电压以及指定电压参考点，这对在数据转换电路以及存储器电路中使用的带隙基准源有很好的实用价值。
【专利说明】基于标准CMOS工艺的不含无源元件的带隙基准电压源结构
【技术领域】
[0001]本发明涉及一种带隙基准电压源，具体是一种完全基于标准CMOS工艺，而且没有任何无源元件的带隙基准电压源结构。
【背景技术】
[0002]带隙基准在数据转换电路和存储器电路中作为基础和关键器件得到广泛应用。目前带隙基准的主流研究趋势倾向于追求在更低电压和更低功耗下的高精度。不过其中存在的问题也很明显，比如很多方案都有为了提高性能而采取的特殊工艺，而且核心电路以及运放电路里面往往含有实际的电阻和电容元件，这些都不利于进一步的集成设计和成本控制。
【发明内容】
[0003]本发明的目的是克服现有技术中存在的不足，提供一种基于标准CMOS工艺的不含无源元件的通用带隙基准电压源结构，利于集成和降低成本。这种电路结构的具体特点如下:带隙核心电路的晶体管采用标准N阱工艺中的纵向PNP管，负责将Mbe转换成PTAT (proportional to absolute temperature)电流的电阻采用工作在线性区的MOS管；参考电压处的分压电阻全部采用MOS管完成，运放电路中的米勒补偿电阻和电容也用MOS管对替代。
[0004]按照本发明提供的技术方案，所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，包括启动电路、运放电路和带隙核心电路，所述启动电路的输出偏置端连接到运放电路和带隙核心电路，启动电路提供稳定的电压偏置点使后续连接的运放电路和带隙核心电路工作在合适的静态工作点从而启动整个带隙基准电压源电路；
所述运放电路包括:由PMOS管P8、PM0S管P9、PM0S管P10、PM0S管Pll构成的电流镜，PMOS管P8和PMOS管P9共栅极，连接启动电路的第一输出偏置端，PMOS管PlO和PMOS管Pll共栅极，连接启动电路的第二输出偏置端，PMOS管P8漏极接PMOS管PlO源极，PMOS管P9漏极接PMOS管Pll源极，PMOS管PlO漏极接NMOS管N4漏极和NMOS管N6栅极，PMOS管Pll漏极接NMOS管N5漏极、NMOS管N7栅极、PMOS管P13栅极、PMOS管P12漏极、PMOS管P12源极、NMOS管N3栅极，PMOS管P13源极漏极相连并连接PMOS管P12栅极、NMOS管N3漏极、PMOS管P22漏极、PMOS管P22栅极，PMOS管P22源极接PMOS管P21漏极，PMOS管P21栅极接启动电路的第一输出偏置端，NMOS管N4源极接NMOS管N6漏极，NMOS管N5源极接NMOS管N7漏极；
所述带隙核心电路包括=PNP管T14发射极与运放电路的NMOS管N4栅极连接，等效电阻NMOS管N16漏极与运放电路的NMOS管N5栅极连接，等效电阻NMOS管N16栅极与电流镜NMOS管N17栅极连接，等效电阻NMOS管N16源极与PNP管T15发射极、电流镜NMOS管N17源极、电流调节NMOS管N18漏极连接，电流镜NMOS管N17栅极漏极相连，电流调节NMOS管N18栅极漏极相连；NMOS管N16漏极接PMOS管P26漏极，PMOS管P26源极接PMOS管P24漏极，PNP管T14发射极接PMOS管P25漏极，PMOS管P25漏极接PMOS管P23漏极，NMOS管N17漏极接PMOS管P20漏极，PMOS管P20源极接PMOS管P19漏极，所述PMOS管P19栅极、PMOS管P23栅极、PMOS管P24栅极接启动电路的第一输出偏置端，PMOS管P20栅极、PMOS管 P25 栅极、PMOS 管 P26 栅极接 NMOS 管 N3 漏极，PMOS 管 P23、PMOS 管 P24、PMOS 管 P25、PMOS管P26构成电流镜；PM0S管P20漏极输出稳定的基准电压；所述NMOS管N16在线性区工作，PMOS管P12、PMOS管P13组成米勒补偿结构；所述PNP管T14的基极和集电极、PNP管T15的基极和集电极、NMOS管N18源极、NMOS管N3源极、NMOS管N6源极、NMOS管N7源极均接地，PMOS管P8源极、PMOS管P9源极、PMOS管P21源极、PMOS管P23源极、PMOS管P24源极、PMOS管P19源极均接电源。
[0005]所述PMOS管P20漏极与地之间存在一个支路，串联至少三个MOS管。所串联的MOS管均为二极管连接形式，采用完全相同的PMOS管串联得到等分电压，或混合安排NMOS管和PMOS管的连接次序、数目以及管子参数，得到指定参考电压输出。所串联的MOS管工作在亚阈值甚至是关断状态。
[0006]所述NMOS管N4和NMOS管N5是运放电路的输入对管，采用工作在亚阈值区的NMOS管以减小过驱动电压来减小失调；所述由PMOS管P8、PMOS管P9、PMOS管P10、PMOS管Pll构成的电流镜中，四个管子都工作在饱和区，且过驱动电压设计到400mV飞OOmV，同样用于
减小失调。
[0007]NMOS管N6和NMOS管N7为尾电流分立对管，采用宽摆幅偏置电路的连接方式形成电压共模反馈结构。电流调节NMOS管N18保证NMOS管N16和NMOS管N17的源极电位相同，而且保持PNP管T15和NMOS管N16的电流相等。
[0008]所述NMOS管N17、NM0S管N18、PM0S管P19、PM0S管P20是四个可调节MOS管，构成一条电流镜支路，PMOS管P20调节PMOS管P19的静态工作点，PMOS管P19和PMOS管P20能够提供可调节的支路电流以保持输出基准电压的稳定性。NMOS管N17通过改变自身参数能够得到一定范围内浮动稳定的基准电压源。
[0009]所述启动电路包括:PM0S管 P31、PM0S 管 P32、PM0S 管 P33 串联，PMOS 管 P31、PM0S管P32、PM0S管P33均为二极管连接形式，PMOS管P33漏极接NMOS管N42漏极和栅极、NMOS管N43栅极、NMOS管N44栅极，NMOS管N43漏极接PMOS管P34漏极和栅极、PMOS管P37栅极、PMOS管P38栅极、PMOS管P40栅极并作为第二输出偏置端，NMOS管N44漏极接PMOS管P41漏极和栅极并作为第三输出偏置端，PMOS管P41源极接PMOS管P37漏极、PMOS管P35栅极、PMOS管P36栅极、PMOS管P39栅极并作为第一输出偏置端，PMOS管P36漏极接PMOS管P38源极，PMOS管P38漏极接NMOS管N45漏极、NMOS管N46栅极并作为第四输出偏置端，NMOS管N45源极接NMOS管N46漏极，NMOS管N45栅极接PMOS管P40漏极、NMOS管N47漏极和栅极并作为第五输出偏置端，PMOS管P39漏极接PMOS管P40源极，所述PMOS管P31源极、PMOS管P34源极、PMOS管P35源极、PMOS管P36源极、PMOS管P39源极均接电源，NMOS管N42源极、NMOS管N43源极、NMOS管N44源极、NMOS管N46源极、NMOS管N47源极均接地。
[0010]本发明的优点是:本发明的带隙基准电压源由典型的三部分组成，即启动电路、运放电路和带隙核心电路。启动电路把传统的启动部分和后续电路的偏置部分有效组合在一起，而且整个结构具有良好的通用性；运放电路确保在增益和稳定性基本不受影响的前提下从根本上减小失调电压；带隙核心电路用线性区工作的MOS管替代产生PTAT电流的传统电阻，而且最终参考电压输出的分压部分也采用全MOS管结构。
[0011]电路设计全部采用标准CMOS工艺；整个电路不含有任何无源元件亦即全部由MOS管和PNP管构成；输出参考电压分压通过MOS管的灵活组合完成；运放电路专门为减小失调设计了管子参数和结构；启动电路具有很好的通用性。
【专利附图】
【附图说明】
[0012]图1是本发明电路原理图。
【具体实施方式】
[0013]下面结合附图和实施例对本发明作进一步说明。
[0014]如图1所示，本发明的带隙基准电压源由三部分组成，即启动电路、运放电路和带隙核心电路。启动电路输出偏置端与运放电路以及带隙核心电路的电流镜栅极偏置端连接，启动电路通过稳定的电压偏置点使后续连接的运放电路和带隙核心电路工作在合适的静态工作点从而启动整个电路；运放电路一级电路尾电流NMOS管与同支路输入NMOS管的漏极连接，二级电路与一级电路之间的米勒补偿PMOS对管首尾连接，亦即任一 PMOS管都将栅极与另一 PMOS管的源极、漏极和衬底连接，运放电路的输出端与带隙核心电路的另一组电流镜(区别于启动电路所连接的偏置电流镜)连接，运放电路通过优化设计大大降低失调电压，同时又保持足够的增益和相位裕度，从而钳制带隙核心电路两个PNP管支路的相应电位点，进而增加输出基准电压的稳定性。
[0015]所述运放电路具体包括:由PMOS管P8、PM0S管P9、PM0S管P10、PM0S管Pll构成的电流镜，PMOS管P8和PMOS管P9共栅极，连接启动电路的第一输出偏置端，PMOS管PlO和PMOS管Pll共栅极，连接启动电路的第二输出偏置端，PMOS管P8漏极接PMOS管PlO源极，PMOS管P9漏极接PMOS管Pll源极，PMOS管PlO漏极接NMOS管N4漏极和NMOS管N6栅极，PMOS管Pll漏极接NMOS管N5漏极、NMOS管N7栅极、PMOS管P13栅极、PMOS管P12漏极、PMOS管P12源极、NMOS管N3栅极，PMOS管P13源极漏极相连并连接PMOS管P12栅极、NMOS管N3漏极、PMOS管P22漏极、PMOS管P22栅极，PMOS管P22源极接PMOS管P21漏极，PMOS管P21栅极接启动电路的第一输出偏置端，NMOS管N4源极接NMOS管N6漏极，NMOS管N5源极接NMOS管N7漏极。
[0016]所述带隙核心电路具体包括:Vbe支路的PNP管T14发射极与运放电路反相输入端的NMOS管N4栅极连接，PTAT支路的等效电阻NMOS管N16漏极与运放电路正相输入端的NMOS管N5栅极连接，等效电阻NMOS管N16栅极与电流镜NMOS管N17栅极连接，等效电阻NMOS管N16源极与PNP管PNP管T15发射极、电流镜NMOS管N17源极、电流调节NMOS管N18漏极连接，电流镜NMOS管N17栅极漏极相连，电流调节NMOS管N18栅极漏极相连；NMOS管N16漏极接PMOS管P26漏极，PMOS管P26源极接PMOS管P24漏极，PNP管T14发射极接PMOS管P25漏极，PMOS管P25漏极接PMOS管P23漏极，NMOS管N17漏极接PMOS管P20漏极，PMOS管P20源极接PMOS管P19漏极，所述PMOS管P19栅极、PMOS管P23栅极、PMOS管P24栅极接启动电路的第一输出偏置端，PMOS管P20栅极、PMOS管P25栅极、PMOS管P26栅极接NMOS管N3漏极，PMOS管P23、PMOS管P24、PMOS管P25、PMOS管P26构成电流镜；PM0S管P20漏极输出稳定的基准电压；所述PNP管T14的基极和集电极、PNP管T15的基极和集电极、NMOS管N18源极、NMOS管N3源极、NMOS管N6源极、NMOS管N7源极均接地，PMOS管P8源极、PMOS管P9源极、PMOS管P21源极、PMOS管P23源极、PMOS管P24源极、PMOS管P19源极均接电源。
[0017]PMOS管P20漏极与地之间串联多个(至少三个)MOS管。所串联的MOS管均为二极管连接形式，可以采用完全相同的PMOS管串联得到等分电压，也可以综合安排NMOS管和PMOS管的连接次序与数目，得到指定参考电压输出。这一显著特征可以很好地应用在数据转换电路和存储器电路所使用的带隙基准源上。所串联的MOS管工作在亚阈值甚至是关断状态。
[0018]所述启动电路具体包括:PMOS管P31、PM0S管P32、PM0S管P33串联，PMOS管P31、PMOS管P32、PMOS管P33均为二极管连接形式，PMOS管P33漏极接NMOS管N42漏极和栅极、NMOS管N43栅极、NMOS管N44栅极，NMOS管N43漏极接PMOS管P34漏极和栅极、PMOS管P37栅极、PMOS管P38栅极、PMOS管P40栅极并作为第二输出偏置端，NMOS管N44漏极接PMOS管P41漏极和栅极并作为第三输出偏置端，PMOS管P41源极接PMOS管P37漏极、PMOS管P35栅极、PMOS管P36栅极、PMOS管P39栅极并作为第一输出偏置端，PMOS管P36漏极接PMOS管P38源极，PMOS管P38漏极接NMOS管N45漏极、NMOS管N46栅极并作为第四输出偏置端，NMOS管N45源极接NMOS管N46漏极，NMOS管N45栅极接PMOS管P40漏极、NMOS管N47漏极和栅极并作为第五输出偏置端，PMOS管P39漏极接PMOS管P40源极，所述PMOS管P31源极、PMOS管P34源极、PMOS管P35源极、PMOS管P36源极、PMOS管P39源极均接电源，NMOS管N42源极、NMOS管N43源极、NMOS管N44源极、NMOS管N46源极、NMOS管N47源极均接地。
[0019]启动电路可以最多引出五个电压偏置点，无论后续的运放电路和带隙核心电路采用什么结构，都可以方便实现稳定偏置下的电路启动，具有良好的结构复用特性。
[0020]启动电路通过简易电流源和电流镜提供启动电流以使偏置电路工作，合理设置的偏置点使后续的运放电路和带隙核心电路有恰当的静态工作点从而启动整个电路稳定工作。运放电路主要为减小失调电压做了相应设计，同时为弥补设计改动带来的增益减小对等效负载优化了设计参数；米勒补偿MOS对管的采用极大减小了面积。带隙核心电路用线性区的MOS管代替多晶硅电阻进一步实现去除无源元件的目的；为了实现标准CMOS工艺，而且去除传统上通过多晶硅电阻的分压获得基准电压这一方式的依赖，在可调电流镜支路上安排了四个MOS管来得到足够稳定的输出参考电压；此外在基准电压源的基础上，还可以通过MOS管的灵活串联组合，得到从电源电压端到地端任意需要的等分电压或者指定参考电压点。
[0021 ] 所述NMOS管N4和NMOS管N5是运放电路的输入对管，采用工作在亚阈值区的NMOS管以减小过驱动电压来减小失调；电流镜负载管P8、P9、P10、P11采用过驱动电压足够大的PMOS管来减小失调；NM0S管N6和NMOS管N7为尾电流分立对管，采用宽摆幅偏置电路的连接方式形成电压共模反馈结构。PMOS管P8、P9、P10、P11都工作在饱和区，且过驱动电压设置值较大，设计到400mV飞OOmV的范围(对于设计实例所采用的0.35 μ m工艺来说，其他工艺相应调整)。[0022]NMOS管N18保证NMOS管N16和N17的源极电位相同，而且保持PNP管T15和NMOS管N16的电流相等。
[0023]电流镜NMOS管N17和电流调节NMOS管N18都采用二极管连接方式，即栅极和漏极连接方式，带隙核心电路通过一条由四个可调节MOS管P20、P19、N18、N17构成的电流镜支路获得了稳定的输出基准电压，同时保证了标准CMOS工艺和不包含无源元件的设计目标。PMOS管P20调节PMOS管P19的静态工作点，PMOS管P19和PMOS管P20能够提供可调节的支路电流以保持输出基准电压的稳定性。NMOS管N17通过改变自身参数能够得到一定范围内浮动稳定的基准电压源。
[0024]所有MOS管和PNP管T14、T15都是基于标准CMOS工艺完成，没有任何为了增强性能或者设计方便而加入的特殊或者复杂工艺。整个带隙结构的组成元件不包含任何传统阻容无源元件，亦即全部由NMOS管、PMOS管以及纵向PNP管组成，特别是运放电路中的米勒补偿电阻电容由PMOS对管P12、P13替代、带隙核心电路的PTAT电流转换电阻由工作在线性区的NMOS管N16替代，以及输出参考电压端的分压电阻由串联MOS管替代。根据标准CMOS工艺，所有PMOS管的衬底都与各自PMOS管的源极相连接，所有NMOS管的衬底都与整个电路的最低电位即地电位相连接。
[0025]本发明的带隙基准电压源对传统结构和当下主流结构的明显不足做了诸多改进。启动电路的突出特点是提供一种类IP核的复用电路结构，可以通过适当调整偏置点个数与电压来满足亚微米甚至深亚微米工艺的环境要求；图示中即包含了最多五个电压偏置点，其中101、102、103是三个未被使用到的偏置点，而如果后续的运放输入对管是需要采用PMOS管的情形，那么这三个偏置点就可以方便的根据需要进行连接。
[0026]运放电路主要特征是可以从根本上减小失调电压而无需增加复杂的外部电路。通过尽量减小输入对管N4、N5的过驱动电压以及尽量增大电流镜负载管P8、P9、P10、Pll的过驱动电压，可以显著降低管子失配从而减小失调电压；为了得到合适的尾电流以及进行共模反馈，传统的单尾电流管分成了差分支路对管N6、N7且采用了宽摆幅偏置电路的连接方式；首尾相接的对管P12、P13 一方面对低频增益和相位裕度有很好的补偿作用，一方面也很大程度减小了面积，实现了运放电路中不包含无源元件。
[0027]带隙核心电路为去掉多晶硅电阻，用线性区MOS管N16替代，但同时为了利用其它原理结构实现基准电压，前人的做法会引入非标准CMOS工艺下的PNP或者NPN晶体管，而要保持标准CMOS工艺中纵向PNP对管T14、T15的设计，同时根据原理维持Ν16管和Ν17管源极电位相同，增加了电位钳制和电流调节管Ν18 ;配合电流镜调节管Ρ19及其辅助管Ρ20的作用，改变参考电压调节管Ν17的参数，可以获得需要的基准电压(126端)。另外一个比较有用的辅助功能是，可以通过合理安排MOS管间的串联方式，得到想要的等分电压或者相对任意的介于电源电压和地之间的指定参考电压点(121?125端)。
【权利要求】
1.基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，包括启动电路、运放电路和带隙核心电路，其特征是:所述启动电路的输出偏置端连接到运放电路和带隙核心电路，启动电路提供稳定的电压偏置点使后续连接的运放电路和带隙核心电路工作在合适的静态工作点从而启动整个带隙基准电压源电路； 所述运放电路包括:由？]?05管？8、?]\?)5管？9、?]\?)5管？10、?]\?)5管？11构成的电流镜，PMOS管P8和PMOS管P9共栅极，连接启动电路的第一输出偏置端，PMOS管PlO和PMOS管Pll共栅极，连接启动电路的第二输出偏置端，PMOS管P8漏极接PMOS管PlO源极，PMOS管P9漏极接PMOS管Pll源极，PMOS管PlO漏极接NMOS管N4漏极和NMOS管N6栅极，PMOS管Pll漏极接NMOS管N5漏极、NMOS管N7栅极、PMOS管P13栅极、PMOS管P12漏极、PMOS管P12源极、NMOS管N3栅极，PMOS管P13源极漏极相连并连接PMOS管P12栅极、NMOS管N3漏极、PMOS管P22漏极、 PMOS管P22栅极，PMOS管P22源极接PMOS管P21漏极，PMOS管P21栅极接启动电路的第一输出偏置端，NMOS管N4源极接NMOS管N6漏极，NMOS管N5源极接NMOS管N7漏极； 所述带隙核心电路包括=PNP管T14发射极与运放电路的NMOS管N4栅极连接，等效电阻NMOS管N16漏极与运放电路的NMOS管N5栅极连接，等效电阻NMOS管N16栅极与电流镜NMOS管N17栅极连接，等效电阻NMOS管N16源极与PNP管T15发射极、电流镜NMOS管N17源极、电流调节NMOS管N18漏极连接，电流镜NMOS管N17栅极漏极相连，电流调节NMOS管N18栅极漏极相连；NM0S管N16漏极接PMOS管P26漏极，PMOS管P26源极接PMOS管P24漏极，PNP管T14发射极接PMOS管P25漏极，PMOS管P25漏极接PMOS管P23漏极，NMOS管N17漏极接PMOS管P20漏极，PMOS管P20源极接PMOS管P19漏极，所述PMOS管P19栅极、PMOS管P23栅极、PMOS管P24栅极接启动电路的第一输出偏置端，PMOS管P20栅极、PMOS管 P25 栅极、PMOS 管 P26 栅极接 NMOS 管 N3 漏极，PMOS 管 P23、PMOS 管 P24、PMOS 管 P25、PMOS管P26构成电流镜；PM0S管P20漏极输出稳定的基准电压；所述NMOS管N16在线性区工作，PMOS管P12、PMOS管P13组成米勒补偿结构； 所述PNP管T14的基极和集电极、PNP管T15的基极和集电极、NMOS管N18源极、NMOS管N3源极、NMOS管N6源极、NMOS管N7源极均接地，PMOS管P8源极、PMOS管P9源极、PMOS管P21源极、PMOS管P23源极、PMOS管P24源极、PMOS管P19源极均接电源。
2.如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述PMOS管P20漏极与地之间存在一个支路，串联至少三个MOS管。
3.如权利要求2所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所串联的MOS管均为二极管连接形式，采用完全相同的PMOS管串联得到等分电压，或混合安排NMOS管和PMOS管的连接次序、数目以及管子参数，得到指定参考电压输出。
4.如权利要求2所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所串联的MOS管工作在亚阈值甚至是关断状态。
5.如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述NMOS管N4和NMOS管N5是运放电路的输入对管，采用工作在亚阈值区的NMOS管以减小过驱动电压来减小失调；所述由PMOS管P8、PMOS管P9、PMOS管P10、PMOS管Pll构成的电流镜中，四个管子都工作在饱和区，且过驱动电压设计到400mV飞00mV，用于减小失调。
6.如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述NMOS管N6和NMOS管N7为尾电流分立对管，采用宽摆幅偏置电路的连接方式形成电压共模反馈结构。
7.如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述电流调节NMOS管N18保证NMOS管N16和NMOS管N17的源极电位相同，而且保持PNP管T15和NMOS管N16的电流相等。
8.如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述NMOS管N17、NMOS管N18、PMOS管P19、PMOS管P20是四个可调节MOS管，构成一条电流镜支路，PMOS管P20调节PMOS管P19的静态工作点，PMOS管P19和PMOS管P20能够提供可调节的支路电流以保持输出基准电压的稳定性。
9.如权利要求1或7所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述NMOS管N17通过改变自身参数能够得到一定范围内浮动稳定的基准电压源。
10.如权利要求1所述基于标准CMOS工艺的不含无源元件的带隙基准电压源结构，其特征是，所述启动电路包括:PM0S管P31、PM0S管P32、PM0S管P33串联，PMOS管P31、PM0S管P32、PM0S管P33均为二极管连接形式，PMOS管P33漏极接NMOS管N42漏极和栅极、NMOS管N43栅极、NMOS管N44栅极，NMOS管N43漏极接PMOS管P34漏极和栅极、PMOS管P37栅极、PMOS管P38栅极、PM OS管P40栅极并作为第二输出偏置端，NMOS管N44漏极接PMOS管P41漏极和栅极并作为第三输出偏置端，PMOS管P41源极接PMOS管P37漏极、PMOS管P35栅极、PMOS管P36栅极、PMOS管P39栅极并作为第一输出偏置端，PMOS管P36漏极接PMOS管P38源极，PMOS管P38漏极接NMOS管N45漏极、NMOS管N46栅极并作为第四输出偏置端，NMOS管N45源极接NMOS管N46漏极，NMOS管N45栅极接PMOS管P40漏极、NMOS管N47漏极和栅极并作为第五输出偏置端，PMOS管P39漏极接PMOS管P40源极，所述PMOS管P31源极、PMOS管P34源极、PMOS管P35源极、PMOS管P36源极、PMOS管P39源极均接电源，NMOS管N42源极、NMOS管N43源极、NMOS管N44源极、NMOS管N46源极、NMOS管N47源极均接地。
【文档编号】G05F1/56GK103440013SQ201310389176
【公开日】2013年12月11日 申请日期:2013年8月30日 优先权日:2013年8月30日
【发明者】孙业超, 黄卓磊, 王玮冰 申请人:江苏物联网研究发展中心