固定电压产生电路的制作方法
【专利摘要】本发明公开一种固定电压产生电路包含一电流镜、一差动对及一耦接于该电流镜的电阻。该电阻的一端耦接于一电压源，该差动对包含二电阻，亦耦接于该电压源，以使该差动对得以输出一稳定的输出电压。
【专利说明】 固定电压产生电路
【技术领域】
[0001]本发明系有关于一种固定电压产生电路，尤指一种适用于砷化镓(GaAs)制程的固定电压产生电路。
【背景技术】
[0002]砷化镓制程可制作出具有良好性能及高效率的RF功率放大器。其特点包括在高频工作时不易产生信号失真、噪声值低、功率耗损小、增益值大及组件面积小等，因此可以达到组件小、高效率、低耗电等效果，适合应用在手机及各项通讯设备产品。
[0003]为使砷化镓功率放大器在大范围输入电压变动的情形下仍可正常动作，便需要提供稳定电压给功率放大器以确保其工作正常。
[0004]通常固定电压产生电路使用CMOS制程，其中会使用到PM0S。然而PMOS并不适合用在砷化镓制程，因此无法整合此固定电压产生电路于同一砷化镓制程，而需另外提供一个由CMOS制程制作的固定电压产生电路以提供砷化镓功率放大器稳定电压。如此会增加制程所需要的面积及降低集成度(integrat1n)。
【发明内容】
[0005]为了克服现有技术中存在的缺陷，本发明公开一种固定电压产生电路，包含第一电阻、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第二电阻及第三电阻。第一电阻包含第一端及第二端，该第一电阻的第二端耦接于电压源。第一晶体管包含第一端、第二端，以及控制端，第一晶体管的控制端耦接于第一电阻的第一端，第一晶体管的第一端耦接于一接地端，第一晶体管的第二端耦接于第一晶体管的控制端。第二晶体管包含第一端、第二端，以及控制端，第二晶体管的控制端耦接于第一晶体管的控制端，第二晶体管的第一端耦接于接地端。第三晶体管包含第一端、第二端，以及控制端，第三晶体管的控制端用以接收第一差动电压，第三晶体管的第一端耦接于第二晶体管的第二端。第四晶体管包含第一端、第二端，以及控制端，第四晶体管的控制端用以接收第二差动电压，第四晶体管的第一端耦接于第二晶体管的第二端。第二电阻包含第一端以及第二端，第二电阻的第一端耦接于第三晶体管的第二端，第二电阻的第二端耦接于电压源。第三电阻包含第一端以及第二端，第三电阻的第一端耦接于第四晶体管的第二端，第三电阻的第二端耦接于电压源。其中第二电阻的阻值及第三电阻的阻值与第一电阻的阻值有关。
[0006]更进一步的，该固定电压产生电路还包含第四电阻，该第四电阻包含第一端及第二端，该第四电阻的第一端耦接于该第二电阻的第二端及该第三电阻的第二端，及该第四电阻的第二端耦接于该电压源。
[0007]更进一步的，该固定电压产生电路还包含第五电阻，耦接于该第三晶体管的第一端与该第二晶体管的第二端之间；及第六电阻，耦接于该第四晶体管的第一端与该第二晶体管的第二端之间。
[0008]更进一步的，该第二电阻、该第三电阻，及该第四电阻的等效阻值等于该第一电阻的阻值，且该第一晶体管及该第二晶体管的尺寸比例系为1:1。
[0009]更进一步的，该第二电阻与该第三电阻的等效阻值等于该第一电阻的阻值，该第一晶体管及该第二晶体管的尺寸比例系为1:1。
[0010]更进一步的，该固定电压产生电路，另包含η个二极管，耦接于该电压源与该第一晶体管的控制端之间，其中η为正整数。
[0011]更进一步的，该些二极管可为接面二极管、场效晶体管或双极性接面晶体管。
[0012]更进一步的，该第一晶体管及该第二晶体管形成一电流镜，该第一晶体管及该第二晶体管的尺寸比例系为1:Ν或N:l，N为正整数。
[0013]更进一步的，该固定电压产生电路为使用一砷化镓制程。
[0014]与现有技术相比较，本发明提出的固定电压产生电路可产生稳定的输出电压，而且不会随着电压源的变动而产生变化，因此可以在大范围输入电压变动的情形下正常地工作。另外，本发明亦可透过串联多个二极管来调整输出电压的电压值以符合系统的需求。由于本发明系藉由调整多个电阻之阻值的比例以及电阻连接于电压源的方式来提供输出电压，因此可以在砷化镓制 程中产生固定电压，而不须另使用CMOS制程，如此可减少制程所需要的面积及增加集成度。
【专利附图】
【附图说明】
[0015]关于本发明的优点与精神可以通过以下的发明详述及所附图式得到进一步的了解。
[0016]图1:本发明一实施例之固定电压产生电路的电路图。
[0017]图2:本发明一实施例之固定电压产生电路的电路图。
[0018]图3:本发明一实施例之固定电压产生电路的电路图。
[0019]图4:本发明一实施例之固定电压产生电路的电路图。
[0020]图5:本发明一实施例之固定电压产生电路的电路图。
[0021]图6:—利用场效晶体管实现二极管的电路图。
[0022]图7:—利用双极性接面晶体管实现二极管的电路图。
[0023]图8:本发明一实施例之固定电压产生电路的电路图。
[0024]图9:本发明一实施例之固定电压产生电路的电路图。
[0025]图10:本发明一实施例之固定电压产生电路的电路图。
[0026]主要图示说明:
[0027]100、200、300、400、500、800、900、1000 固定电压产生电路
[0028]102第一电阻
[0029]104第二电阻
[0030]106第三电阻
[0031]108第一晶体管
[0032]110第二晶体管
[0033]112第三晶体管
[0034]114第四晶体管
[0035]202第四电阻[0036]302第五电阻
[0037]304第六电阻
[0038]520二极管
[0039]60场效晶体管
[0040]70双极性接面晶体管
[0041]VDD电压源
[0042]VD输出电压
[0043]I偏压电流
【具体实施方式】
[0044]请参考图1，图1为本发明的第一实施例说明一种固定电压产生电路100的示意图。固定电压产生电路100包含第一电阻102、第二电阻104、第三电阻106、第一晶体管108、第二晶体管110、第三晶体管112及第四晶体管114。第一电阻102包含第一端及第二端，其中第一电阻102的第二端稱接于电压源VDD。第一晶体管108包含控制端、第一端及第二端，其中第一晶 体管108的控制端耦接于第一电阻102的第一端，第一晶体管108的第一端耦接于接地端，及第一晶体管108的第二端耦接于第一晶体管108的控制端。第二晶体管110包含控制端、第一端及第二端，其中第二晶体管110的控制端耦接于第一晶体管108的控制端，及第二晶体管110第一端耦接于接地端。第三晶体管112包含控制端、第一端及第二端，其中第三晶体管112的控制端用以接收第一差动电压，及第三晶体管112的第一端耦接于第二晶体管110的第二端。第四晶体管114包含控制端、第一端及第二端，其中第四晶体管114的控制端用以接收第二差动电压，及第四晶体管114的第一端耦接于第二晶体管110的第二端。第二电阻104包含第一端及第二端，其中第二电阻104的第一端耦接于第三晶体管112的第二端，及第二电阻104的第二端耦接于电压源VDD。第三电阻106包含第一端及第二端，其中第三电阻106的第一端耦接于第四晶体管114的第二端，及第三电阻106的第二端耦接于电压源VDD。在此实施例中，第一电阻102、第二电阻104与第三电阻106的阻值比例系为1:2:2，且第二电阻104及第三电阻106的阻值实质上相等。在此实施例中，第一晶体管108及第二晶体管110的尺寸比例为1:1。
[0045]在图1的电路中，第一电阻102根据电压源VDD于第一晶体管108的控制端产生一偏压。第一晶体管108及第二晶体管110组成电流镜，即镜像电流源(Mirror CurrentSource)0其中，第二晶体管110的控制端受偏于第一晶体管108的控制端之偏压，因此第二晶体管110产生映射流经第一晶体管108电流的偏压电流I。偏压电流I可透过计算流经第一晶体管108的电流而得到，如式(I)所示。
I_ ZDD-m
一 p.\ J
jfv J>
[0047]其中Vtl是第一晶体管108的导通电压，而Rl为第一电阻102的阻值。偏压电流I流过由第三晶体管112、第四晶体管114、第二电阻104及第三电阻106组成的差动对，由于差动对左右两侧的组件对称，因此流过差动对的右侧，包含第四晶体管114及第三电阻106的电流为偏压电流I的一半。差动对亦耦接于电压源VDD，因此于第四晶体管114的第二端会产生输出电压 VD，如式(2)
【权利要求】
1.一种固定电压产生电路，其特征在于，包含: 一第一电阻，包含第一端及第二端，该第一电阻的第二端稱接于一电压源； 一第一晶体管，包含第一端、第二端，以及控制端，该第一晶体管的控制端耦接于该第一电阻的第一端，该第一晶体管的第一端耦接于一接地端，及该第一晶体管的第二端耦接于该第一晶体管的控制端； 一第二晶体管，包含第一端、第二端，以及控制端，该第二晶体管的控制端耦接于该第一晶体管的控制端，及该第二晶体管的第一端，耦接于该接地端； 一第三晶体管，包含第一端、第二端，以及控制端，该第三晶体管的控制端用以接收一第一差动电压，该第三晶体管的第一端耦接于该第二晶体管的第二端； 一第四晶体管，包含第一端、第二端，以及控制端，该第四晶体管的控制端用以接收一第二差动电压，及该第四晶体管的第一端耦接于该第二晶体管的第二端； 一第二电阻，包含第一端以及第二端，该第二电阻的第一端耦接于该第三晶体管的第二端，该第二电阻的第二端耦接于该电压源 '及 一第三电阻，包含第一端以及第二端，该第三电阻的第一端耦接于该第四晶体管的第二端，该第三电阻的第二端耦接于该电压源； 其中该第二电阻的阻值及该第三电阻的阻值与该第一电阻的阻值有关。
2.如权利要求1所述的固定电压产生电路，其特征在于，另包含: 一第四电阻，包含第一端及第二端，该第四电阻的第一端耦接于该第二电阻的第二端及该第三电阻的第二端，及该第四电阻的第二端耦接于该电压源。
3.如权利要求2所述的固定电压产生电路，其特征在于，另包含: 一第五电阻，耦接于该第三晶体管的第一端与该第二晶体管的第二端之间；及 一第六电阻，耦接于该第四晶体管的第一端与该第二晶体管的第二端之间。
4.如权利要求2或3所述的固定电压产生电路，其特征在于，其中该第二电阻、该第三电阻，及该第四电阻的等效阻值等于该第一电阻的阻值，且该第一晶体管及该第二晶体管的尺寸比例系为1:1。
5.如权利要求1所述的固定电压产生电路，其特征在于，另包含: 一第五电阻，耦接于该第三晶体管的第一端与该第二晶体管的第二端之间；及 一第六电阻，耦接于该第四晶体管的第一端与该第二晶体管的第二端之间。
6.如权利要求1或5所述的固定电压产生电路，其特征在于，其中该第二电阻与该第三电阻的等效阻值等于该第一电阻的阻值，该第一晶体管及该第二晶体管的尺寸比例系为1:1。
7.如权利要求1至3及5中任一项所述的固定电压产生电路，其特征在于，另包含η个二极管，耦接于该电压源与该第一晶体管的控制端之间，其中η为正整数。
8.如权利要求7所述的固定电压产生电路，其特征在于，其中该些二极管可为接面二极管、场效晶体管或双极性接面晶体管。
9.如权利要求1至3及5中任一项所述的固定电压产生电路，其特征在于，其中该第一晶体管及该第二晶体管形成一电流镜，该第一晶体管及该第二晶体管的尺寸比例系为1:Ν或Ν:1，Ν为正整数。
10.如权利要求1至3及5中任一项所述的固定电压产生电路，其特征在于，其中该固定电压产生电路为 使用一砷化镓制程。
【文档编号】G05F1/56GK104035466SQ201410076779
【公开日】2014年9月10日 申请日期:2014年3月5日 优先权日:2013年3月5日
【发明者】陈智圣 申请人:立积电子股份有限公司