低偏移带隙电路和校正器的制造方法
【专利摘要】一种低偏移带隙电路和校正器，该低偏移带隙电路包括一核心带隙电路和一偏移消除电路。该低偏移带隙电路于一输出节点提供一参考电位。该核心带隙电路包括一核心运算放大器，以产生一核心电流。该偏移消除电路耦接至该核心运算放大器的二输入端。该偏移消除电路根据于该核心运算放大器的所述输入端的电位来产生一补偿电流，以补偿该核心运算放大器的一偏移电位。该参考电位是根据该核心电流和该补偿电流而产生。本发明能够降低由运算放大器的偏移所造成的输出波动，从而有效地改良核心带隙电路的输出电位的稳定度。
【专利说明】低偏移带隙电路和校正器
【技术领域】
[0001]本发明关于一种带隙电路(Bandgap Circuit),特别是关于一种低偏移带隙电路(Low-offset Bandgap Circuit)及其偏移消除电路。
【背景技术】
[0002]带隙电路(Bandgap Circuit)广泛地使用于电源供应电路领域中，其可产生稳定的参考电位或参考电流，而不受半导体装置中电源供应电位的波动，或是温度变动所影响。
[0003]然而，实际上带隙电路的输出电位常会因其内的运算放大器(OperationalAmplifier,0P)的偏移(Offset)而招致负面影响，故其远较理想状态下更不稳定。有鉴于此，实有必要提出一种全新的带隙电路设计，以降低其由运算放大器的偏移所造成的输出波动。
【发明内容】
[0004]在一较佳实施例中，本发明提供一种低偏移带隙电路，于一输出节点提供一参考电位，并包括:一核心带隙电路，包括一核心运算放大器，以产生一核心电流；以及一偏移消除电路，耦接至该核心运算放大器的二输入端，并根据于该核心运算放大器的所述输入端的电位来产生一补偿电流，以补偿该核心运算放大器的一偏移电位，其中该参考电位是根据该核心电流和该补偿电流而产生。
[0005]在一些实施例中，该偏移消除电路包括二运算放大器，而每一所述运算放大器的一偏移电位大致等同该核心运算放大器的该偏移电位。在一些实施例中，每一所述运算放大器的至少一输入端分别耦接至该核心运算放大器的所述输入端中的一个。在一些实施例中，该核心运算放大器具有一第一输入端、一第二输入端以及一输出端,其中该核心运算放大器的该第一输入端耦接至一第一节点，该核心运算放大器的该第二输入端耦接至一第二节点，该补偿电流是根据一第一电流和一第二电流而产生，该第一电流是根据该第一节点的电位而产生，该第二电流是根据该第二节点的电位而产生。在一些实施例中，该偏移消除电路包括:一第一运算放大器，具有一第一输入端、一第二输入端以及一输出端，其中该第一运算放大器的该第一输入端耦接至该第一节点；一第一 P型晶体管，具有一栅极、一源极以及一漏极，其中该第一 P型晶体管的该栅极耦接至该第一运算放大器的该输出端，该第一 P型晶体管的该源极耦接至一工作电位，而该第一 P型晶体管的该漏极用于产生该第一电流；一第二 P型晶体管，具有一栅极、一源极以及一漏极，其中该第二 P型晶体管的该栅极耦接至该第一运算放大器的该输出端，该第二 P型晶体管的该源极耦接至该工作电位，而该第二 P型晶体管的该漏极耦接至该第一运算放大器的该第二输入端；以及一第一电阻器，稱接于该第一运算放大器的该第二输入端和一接地电位之间。在一些实施例中，该偏移消除电路包括:一第二运算放大器，具有一第一输入端、一第二输入端以及一输出端，其中该第二运算放大器的该第一输入端耦接至该第二节点；一第三P型晶体管，具有一栅极、一源极以及一漏极，其中该第三P型晶体管的该栅极耦接至该第二运算放大器的该输出端，该第三P型晶体管的该源极耦接至一工作电位，而该第三P型晶体管的该漏极用于产生该第二电流；一第四P型晶体管，具有一栅极、一源极以及一漏极，其中该第四P型晶体管的该栅极耦接至该第二运算放大器的该输出端，该第四P型晶体管的该源极耦接至该工作电位，而该第四P型晶体管的该漏极耦接至该第二运算放大器的该第二输入端；以及一第二电阻器，耦接于该第二运算放大器的该第二输入端和一接地电位之间。在一些实施例中，该补偿电流是以该第一电流减去该第二电流而产生。在一些实施例中，该核心带隙电路还包括:一第一双极性接面晶体管，具有一基极、一发射极以及一集电极，其中该第一双极性接面晶体管的该基极耦接至一接地电位，该第一双极性接面晶体管的该发射极耦接至该第一节点，而该第一双极性接面晶体管的该集电极耦接至该接地电位；一第二双极性接面晶体管，具有一基极、一发射极以及一集电极，其中该第二双极性接面晶体管的该基极耦接至该接地电位，而该第二双极性接面晶体管的该集电极耦接至该接地电位；一第三双极性接面晶体管，具有一基极、一发射极以及一集电极，其中该第三双极性接面晶体管的该基极耦接至该接地电位，而该第三双极性接面晶体管的该集电极耦接至该接地电位；一第三电阻器，耦接于该第二节点和该第二双极性接面晶体管的该发射极之间；一第四电阻器，耦接于该输出节点和该第三双极性接面晶体管的该发射极之间；其中该核心电流是根据该第三电阻器的电阻值、以及该第一双极性接面晶体管和该第二双极性接面晶体管的发射极面积而决定。在一些实施例中，该参考电位是根据该第三电阻器和该第四电阻器的电阻值、以及该第一双极性接面晶体管、该第二双极性接面晶体管和该第三双极性接面晶体管的发射极面积而决定。在一些实施例中，该第一双极性接面晶体管、该第二双极性接面晶体管、该第三双极性接面晶体管的发射极面积比例约为1:8:1。在一些实施例中，该第三电阻器的电阻值约等于IOOkQ，而该第四电阻器的电阻值约等于IOOOkQ。
[0006]在另一较佳实施例中，本发明提供一种校正器，用于校正一带隙电路的一输出电位，该带隙电路包括一核心运算放大器，该核心运算放大器具有一偏移电位，该带隙电路于一输出节点提供一参考电位，该核心运算放大器产生一核心电流，而该校正器包括:一偏移消除电路，根据该核心运算放大器的二输入端的电位来产生一补偿电流，以补偿该核心运算放大器的该偏移电位，其中该参考电位是根据该核心电流和该补偿电流而产生。
[0007]本发明能够降低由运算放大器的偏移所造成的输出波动，从而有效地改良核心带隙电路的输出电位的稳定度。
【专利附图】
【附图说明】
[0008]图1是显示根据本发明一实施例所述的低偏移带隙电路的示意图；
[0009]图2是显示根据本发明一实施例所述的偏压消除电路的电路图；
[0010]图3是显示根据本发明一实施例所述的核心带隙电路的电路图；
[0011]图4是显示未设计偏移消除电路时核心带隙电路的输出电位的示意图；以及
[0012]图5是显示根据本发明一实施例所述的有设计偏移消除电路时核心带隙电路的输出电位的示意图。
[0013]附图中符号的简单说明如下:
[0014]100:低偏移带隙电路；110:核心带隙电路；115:核心运算放大器；120:偏移消除电路；121:第一运算放大器；122:第二运算放大器；I1、I2、I3、I4、I5、I6、I7:电流；1s:补偿电流;IOUT:输出电流；N1:第一节点；N2:第二节点；N3:第三节点；N4:第四节点；N5:第五节点；N6:第六节点；N7:第七节点；N8:第八节点；N9:第九节点；N10:第十节点；NBO:带隙输出节点；NCO:补偿输出节点；丽1:第一N型金属氧化物半导体场效晶体管；丽2:第二N型金属氧化物半导体场效晶体管；MP1:第一 P型金属氧化物半导体场效晶体管；MP2:第二P型金属氧化物半导体场效晶体管；MP3:第三P型金属氧化物半导体场效晶体管；MP4 --第四P型金属氧化物半导体场效晶体管；MP5:第五P型金属氧化物半导体场效晶体管；MP6:第六P型金属氧化物半导体场效晶体管；MP7:第七P型金属氧化物半导体场效晶体管；R1:第一电阻器；R2:第二电阻器；R3:第三电阻器；R4:第四电阻器；VDD:工作电位；VSS:接地电位；V1、V2、V3、V5、V9:电位；Vos:偏移电位；VOUT:输出电位；Q1:第一双极性接面晶体管；Q2:第二双极性接面晶体管；Q3:第三双极性接面晶体管。
【具体实施方式】
[0015]为让本发明的目的、特征和优点能更明显易懂，下文特举出本发明的具体实施例，并配合所附图式，作详细说明如下。[0016]图1是显示根据本发明一实施例所述的低偏移带隙电路(Low-offset BandgapCircuit) 100的示意图。如图1所示，低偏移带隙电路100包括一核心带隙电路110和一偏移消除电路120。核心带隙电路110耦接至一工作电位(未显示)，并于一带隙输出节点NBO输出一输出电位VOUT (例如:1.2V)。核心带隙电路110至少包括一核心运算放大器(Operational Amplifier7OP) 115。为简化图式,核心带隙电路110的其余元件省略而未于图1中显不。核心运算放大器115具有一第一输入端、一第二输入端以及一输出端,其中核心运算放大器115的第一输入端耦接至一第一节点NI，而核心运算放大器115的第二输入端耦接至一第二节点N2。由于一些制程变异及温度变异，核心运算放大器115可能会具有一偏移电位(Offset Voltage) Vos。偏移电位Vos是未预期的，而它常对输入电位VOUT造成负面影响，并降低核心带隙电路110的性能。在图1的实施例中，偏移电位Vos被模拟成为一电压源，其耦接至核心运算放大器115的第二输入端。必须理解的是，前述模拟方式亦可改成将电压源耦接至核心运算放大器115的第一输入端，但其中电压源设定为正负反方向。偏压消除电路120耦接至核心运算放大器115的第一输入端和第二输入端(亦即，第一节点NI和第二节点N2)。偏压消除电路120根据核心运算放大器115的第一输入端和第二输入端的二电位来产生一补偿电流1s。补偿电流1s可以流经核心带隙电路110的带隙输出节点ΝΒ0，以补偿核心运算放大器115的偏移电位Vos。在补偿之后，核心带隙电路110可提供干净且稳定的输入电位V0UT，而不再受到偏移电位Vos所影响。低偏移带隙电路100的详细电路组成及操作方式将于下列图式及实施例中叙明。
[0017]图2是显示根据本发明一实施例所述的偏压消除电路120的电路图。在图2的实施例中，偏压消除电路120包括一第一运算放大器121、一第二运算放大器122、一第一P 型金属氧化物半导体场效晶体管(P-type Metal Oxide Semiconductor Field-EffectTransistor)MP1、一第二 P型金属氧化物半导体场效晶体管MP2、一第三P型金属氧化物半导体场效晶体管MP3、一第四P型金属氧化物半导体场效晶体管MP4、一第一 N型金属氧化物半导体场效晶体管(N-type Metal Oxide Semiconductor Field-Effect Transistor)丽1、一第二 N型金属氧化物半导体场效晶体管丽2、一第一电阻器Rl以及一第二电阻器R2。第一运算放大器121具有一第一输入端、一第二输入端以及一输出端,其中第一运算放大器121的第一输入端耦接至第一节点NI (亦即，核心运算放大器115的第一输入端)，第一运算放大器121的第二输入端耦接至一第三节点N3，而第一运算放大器121的输出端耦接至一第四节点N4。第二运算放大器122具有一第一输入端、一第二输入端以及一输出端，其中第二运算放大器122的第一输入端耦接至第二节点N2(亦即，核心运算放大器115的第二输入端)，第二运算放大器122的第二输入端耦接至一第五节点N5，而第二运算放大器122的输出端耦接至一第六节点N6。在一些实施例中，第一运算放大器121和第二运算放大器122适当地设计，使之与核心运算放大器115相近似且位置相接近，因此第一运算放大器121和第二运算放大器122两者的偏移电位皆大致等同核心运算放大器115的偏移电位Vos0相似地，图2中亦将前述的偏移电位Vos模拟成为多个电压源，而第一运算放大器121和第二运算放大器122两者分别具有一偏移电压源(Vos)耦接至其第二输入端。
[0018]第一P型金属氧化物半导体场效晶体管MPl具有一栅极、一源极以及一漏极，其中第一 P型金属氧化物半导体场效晶体管MPl的栅极耦接至第四节点N4，第一 P型金属氧化物半导体场效晶体管MPl的源极耦接至一工作电位VDD (例如，1.5V或3V)，而第一 P型金属氧化物半导体场效晶体管MPl的漏极耦接至偏移消除电路120的一补偿输出节点NC0。补偿输出节点NCO可用于输出补偿电流1s至核心带隙电路110。第二 P型金属氧化物半导体场效晶体管MP2具有一栅极、一源极以及一漏极，其中第二 P型金属氧化物半导体场效晶体管MP2的栅极耦接至第四节点N4，第二 P型金属氧化物半导体场效晶体管MP2的源极耦接至工作电位VDD，而第二P型金属氧化物半导体场效晶体管MP2的漏极耦接至第三节点N3。第一 N型金属氧化物半导体场效晶体管MNl具有一栅极、一源极以及一漏极，其中第一N型金属氧化物半导体场效晶体管MNl的栅极耦接至一第七节点N7，第一 N型金属氧化物半导体场效晶体管MNl的源极耦接至一接地电位VSS (例如:0V)，而第一 N型金属氧化物半导体场效晶体管丽I的漏极耦接至补偿输出节点NC0。第一电阻器Rl耦接于第三节点N3和接地电位VSS之间。第三P型金属氧化物半导体场效晶体管MP3具有一栅极、一源极以及一漏极，其中第三P型金属氧化物半导体场效晶体管MP3的栅极耦接至第六节点N6，第三P型金属氧化物半导体场效晶体管MP3的源极耦接至工作电位VDD，而第三P型金属氧化物半导体场效晶体管MP3的漏极耦接至第七节点N7。第四P型金属氧化物半导体场效晶体管MP4具有一栅极、一源极以及一漏极，其中第四P型金属氧化物半导体场效晶体管MP4的栅极耦接至第六节点N6，第四P型金属氧化物半导体场效晶体管MP4的源极耦接至工作电位VDD,而第四P型金属氧化物半导体场效晶体管MP4的漏极耦接至第五节点N5。第二 N型金属氧化物半导体场效晶体管MN2具有一栅极、一源极以及一漏极，其中第二 N型金属氧化物半导体场效晶体管MN2的栅极耦接至第七节点N7，第二 N型金属氧化物半导体场效晶体管MN2的源极耦接至接地电位VSS，而第二N型金属氧化物半导体场效晶体管MN2的漏极耦接至第七节点N7。第二电阻器R2耦接于第五节点N5和接地电位VSS之间。在一些实施例中，第一 P型金属氧化物半导体场效晶体管MPl、第二 P型金属氧化物半导体场效晶体管MP2、第三P型金属氧化物半导体场效晶体管MP3以及第四P型金属氧化物半导体场效晶体管MP4具有大致相等的晶体管尺寸(亦即，深宽比，Aspect Ratio)。在一些实施例中，第一N型金属氧化物半导体场效晶体管MNl和第二 N型金属氧化物半导体场效晶体管MN2大致具有相等的晶体管尺寸(亦即，深宽比，Aspect Ratio)。在一些实施例中，第一电阻器Rl和第二电阻器R2的电阻值皆约等于IOOkQ。
[0019]图3是显示根据本发明一实施例所述的核心带隙电路110的电路图。在图3的实施例中，核心带隙电路110包括具有偏移电位Vos的核心运算放大器115、一第五P型金属氧化物半导体场效晶体管MP5、一第六P型金属氧化物半导体场效晶体管MP6、一第七P型金属氧化物半导体场效晶体管MP7、一第一双极性接面晶体管(Bipolar JunctionTransistor) Q1、一第二双极性接面晶体管Q2、一第三双极性接面晶体管Q3、一第三电阻器R3以及一第四电阻器R4。核心运算放大器115的输出端耦接至一第八节点NS。第五P型金属氧化物半导体场效晶体管MP5具有一栅极、一源极以及一漏极，其中第五P型金属氧化物半导体场效晶体管MP5的栅极耦接至第八节点NS，第五P型金属氧化物半导体场效晶体管MP5的源极耦接至工作电位VDD，而第五P型金属氧化物半导体场效晶体管MP5的漏极耦接至第一节点NI (亦即，核心运算放大器115的第一输入端)。第六P型金属氧化物半导体场效晶体管MP6具有一栅极、一源极以及一漏极，其中第六P型金属氧化物半导体场效晶体管MP6的栅极耦接至第八节点NS，第六P型金属氧化物半导体场效晶体管MP6的源极耦接至工作电位VDD，而第六P型金属氧化物半导体场效晶体管MP6的漏极耦接至第二节点N2 (亦即，核心运算放大器115的第二输入端)。第七P型金属氧化物半导体场效晶体管MP7具有一栅极、一源极以及一漏极，其中第七P型金属氧化物半导体场效晶体管MP7的栅极耦接至第八节点NS，第七P型金属氧化物半导体场效晶体管MP7的源极耦接至工作电位VDD，而第七P型金属氧化物半导体场效晶体管MP7的漏极耦接至核心带隙电路110的带隙输出节点ΝΒ0。带隙输出节点NBO还耦接至偏移消除电路120的补偿输出节点NC0，以从偏移消除电路120接收补偿电流1s。第三电阻器R3耦接于第二节点N2和一第九节点N9之间。第四电阻器R4耦接于带隙输出节点NBO和一第十节点NlO之间。第一双极性接面晶体管Ql具有一基极、一发射极以及一集电极，其中第一双极性接面晶体管Ql的基极耦接至接地电位VSS，第一双极性接面晶体管Ql的发射极耦接至第一节点NI，而第一双极性接面晶体管Ql的集电极耦接至接地电位VSS。第二双极性接面晶体管Q2具有一基极、一发射极以及一集电极，其中第二双极性接面晶体管Q2的基极耦接至接地电位VSS，第二双极性接面晶体管Q2的发射极耦接至第九节点N9，而第二双极性接面晶体管Q2的集电极耦接至接地电位VSS。第三双极性接面晶体管Q3具有一基极、一发射极以及一集电极，其中第三双极性接面晶体管Q3的基极耦接至接地电位VSS，第三双极性接面晶体管Q3的发射极耦接至第十节点N10，而第三双极性接面晶体管Q3的集电极耦接至接地电位VSS。在一些实施例中，第一双极性接面晶体管Q1、第二双极性接面晶体管Q2以及第三双极性接面晶体管Q3皆属于PNP型(PNP-type)。在一些实施例中，第五P型金属氧化物半导体场效晶体管MP5、第六P型金属氧化物半导体场效晶体管MP6以及第七P型金属氧化物半导体场效晶体管MP7具有大致相等的晶体管尺寸(亦即，深宽比，Aspect Ratio)。在一些实施例中，第一双极性接面晶体管Q1、第二双极性接面晶体管Q2、第三双极性接面晶体管Q3三者的发射极面积比例约为1:8:1。在一些实施例中，第三电阻器R3的电阻值约等于IOOkQ，而第四电阻器R4的电阻值约等于IOOOkQ。
[0020]请一并参考图2、图3。低偏移带隙电路100的详细运作方式可以分析如下。在偏移消除电路120中，一电流Il从工作电位VDD经过第一 P型金属氧化物半导体场效晶体管MPl流至补偿输出节点NC0，而另一电流12从补偿输出节点NCO经过第一 N型金属氧化物半导体场效晶体管丽I流至接地电位VSS。因此，从偏移消除电路120输出至核心带隙电路110的补偿电流1s可根据方程式(I)计算如下:
[0021]1s=Il-12................................................(I)
[0022]由于第一 P型金属氧化物半导体场效晶体管MPl和第二 P型金属氧化物半导体场效晶体管MP2共同形成一第一电流镜(Current Mirror),流经第二 P型金属氧化物半导体场效晶体管MP2的一电流13将大致等于流经第一 P型金属氧化物半导体场效晶体管MPl的电流II。另外，因为第一运算放大器121的虚短路(Virtual Short)和偏移电位，于第三节点N3的电位V3将稍微较于第一节点NI的电位Vl高出约为偏移电位Vos的电位差。在此情况下，电流Il可根据方程式(2)、(3)计算如下:
【权利要求】
1.一种低偏移带隙电路，其特征在于，于一输出节点提供一参考电位，并包括: 一核心带隙电路，包括一核心运算放大器，以产生一核心电流；以及 一偏移消除电路，耦接至该核心运算放大器的二输入端，并根据于该核心运算放大器的所述输入端的电位来产生一补偿电流，以补偿该核心运算放大器的一偏移电位，其中该参考电位是根据该核心电流和该补偿电流而产生。
2.根据权利要求1所述的低偏移带隙电路，其特征在于，该偏移消除电路包括二运算放大器，而每一所述运算放大器的一偏移电位等同该核心运算放大器的该偏移电位。
3.根据权利要求2所述的低偏移带隙电路，其特征在于，每一所述运算放大器的至少一输入端分别耦接至该核心运算放大器的所述输入端中的一个。
4.根据权利要求1所述的低偏移带隙电路，其特征在于，该核心运算放大器具有一第一输入端、一第二输入端以及一输出端，其中该核心运算放大器的该第一输入端I禹接至一第一节点，该核心运算放大器的该第二输入端耦接至一第二节点，该补偿电流是根据一第一电流和一第二电流而产生，该第一电流是根据该第一节点的电位而产生，该第二电流是根据该第二节点的电位而产生。
5.根据权利要求4所述的低偏移带隙电路，其特征在于，该偏移消除电路包括: 一第一运算放大器，具有一第一输入端、一第二输入端以及一输出端，其中该第一运算放大器的该第一输入端耦接至该第一节点； 一第一 P型晶体管，具有一栅极、一源极以及一漏极，其中该第一 P型晶体管的该栅极耦接至该第一运算放大器的该输出端，该第一 P型晶体管的该源极耦接至一工作电位，而该第一 P型晶体管的该漏极用于产生该第一电流； 一第二 P型晶体管，具有一栅极、一源极以及一漏极，其中该第二 P型晶体管的该栅极耦接至该第一运算放大器的该输出端，该第二 P型晶体管的该源极耦接至该工作电位，而该第二 P型晶体管的该漏极耦接至该第一运算放大器的该第二输入端；以及 一第一电阻器，稱接于该第一运算放大器的该第二输入端和一接地电位之间。
6.根据权利要求4所述的低偏移带隙电路，其特征在于，该偏移消除电路包括: 一第二运算放大器，具有一第一输入端、一第二输入端以及一输出端，其中该第二运算放大器的该第一输入端耦接至该第二节点； 一第三P型晶体管，具有一栅极、一源极以及一漏极，其中该第三P型晶体管的该栅极耦接至该第二运算放大器的该输出端，该第三P型晶体管的该源极耦接至一工作电位，而该第三P型晶体管的该漏极用于产生该第二电流； 一第四P型晶体管，具有一栅极、一源极以及一漏极，其中该第四P型晶体管的该栅极耦接至该第二运算放大器的该输出端，该第四P型晶体管的该源极耦接至该工作电位，而该第四P型晶体管的该漏极耦接至该第二运算放大器的该第二输入端；以及一第二电阻器，耦接于该第二运算放大器的该第二输入端和一接地电位之间。
7.根据权利要求4所述的低偏移带隙电路，其特征在于，该补偿电流是以该第一电流减去该第二电流而产生。
8.根据权利要求4所述的低偏移带隙电路，其特征在于，该核心带隙电路还包括: 一第一双极性接面晶体管，具有一基极、一发射极以及一集电极，其中该第一双极性接面晶体管的该基极耦接至一接地电位，该第一双极性接面晶体管的该发射极耦接至该第一节点，而该第一双极性接面晶体管的该集电极耦接至该接地电位； 一第二双极性接面晶体管，具有一基极、一发射极以及一集电极，其中该第二双极性接面晶体管的该基极耦接至该接地电位，而该第二双极性接面晶体管的该集电极耦接至该接地电位； 一第三双极性接面晶体管，具有一基极、一发射极以及一集电极，其中该第三双极性接面晶体管的该基极耦接至该接地电位，而该第三双极性接面晶体管的该集电极耦接至该接地电位； 一第三电阻器，耦接于该第二节点和该第二双极性接面晶体管的该发射极之间； 一第四电阻器，耦接于该输出节点和该第三双极性接面晶体管的该发射极之间； 其中，该核心电流是根据该第三电阻器的电阻值、以及该第一双极性接面晶体管和该第二双极性接面晶体管的发射极面积而决定。
9.根据权利要求8所述的低偏移带隙电路，其特征在于，该参考电位是根据该第三电阻器和该第四电阻器的电阻值、以及该第一双极性接面晶体管、该第二双极性接面晶体管和该第三双极性接面晶体管的发射极面积而决定。
10.根据权利要求8所述的低偏移带隙电路，其特征在于，该第一双极性接面晶体管、该第二双极性接面晶体管、该第三双极性接面晶体管的发射极面积比例为1:8:1。
11.根据权利要求8所述的低偏移带隙电路，其特征在于，该第三电阻器的电阻值等于IOOkQ，而该第四电阻器的电阻值等于1000kQ。
12.—种校正器,其特征在于，用于校正一带隙电路的一输出电位，该带隙电路包括一核心运算放大器，该核心运算放大器具有一偏移电位，该带隙电路于一输出节点提供一参考电位，该核心运算放大器产生一核心电流，而该校正器包括: 一偏移消除电路，根据该核心运算放大器的二输入端的电位来产生一补偿电流，以补偿该核心运算放大器的该偏移电位，其中该参考电位是根据该核心电流和该补偿电流而产生。
13.根据权利要求12所述的校正器，其特征在于，该偏移消除电路包括二运算放大器，而每一所述运算放大器的一偏移电位等同该核心运算放大器的该偏移电位。
14.根据权利要求13所述的校正器，其特征在于，每一所述运算放大器的至少一输入端分别耦接至该核心运算放大器的所述输入端中的一个。
15.根据权利要求12所述的校正器，其特征在于，该核心运算放大器具有一第一输入端、一第二输入端以及一输出端，其中该核心运算放大器的该第一输入端I禹接至一第一节点，该核心运算放大器的该第二输入端耦接至一第二节点，该补偿电流是根据一第一电流和一第二电流而产生，该第一电流是根据该第一节点的电位而产生，该第二电流是根据该第二节点的电位而产生。
16.根据权利要求15所述的校正器，其特征在于，该偏移消除电路包括: 一第一运算放大器，具有一第一输入端、一第二输入端以及一输出端，其中该第一运算放大器的该第一输入端耦接至该第一节点； 一第一 P型晶体管，具有一栅极、一源极以及一漏极，其中该第一 P型晶体管的该栅极耦接至该第一运算放大器的该输出端，该第一 P型晶体管的该源极耦接至一工作电位，而该第一 P型晶体管的该漏极用于产生该第一电流；一第二 P型晶体管，具有一栅极、一源极以及一漏极，其中该第二 P型晶体管的该栅极耦接至该第一运算放大器的该输出端，该第二 P型晶体管的该源极耦接至该工作电位，而该第二 P型晶体管的该漏极耦接至该第一运算放大器的该第二输入端；以及一第一电阻器，稱接于该第一运算放大器的该第二输入端和一接地电位之间。
17.根据权利要求15所述的校正器，其特征在于，该偏移消除电路包括: 一第二运算放大器，具有一第一输入端、一第二输入端以及一输出端，其中该第二运算放大器的该第一输入端耦接至该第二节点； 一第三P型晶体管，具有一栅极、一源极以及一漏极，其中该第三P型晶体管的该栅极耦接至该第二运算放大器的该输出端，该第三P型晶体管的该源极耦接至一工作电位，而该第三P型晶体管的该漏极用于产生该第二电流； 一第四P型晶体管，具有一栅极、一源极以及一漏极，其中该第四P型晶体管的该栅极耦接至该第二运算放大器的该输出端，该第四P型晶体管的该源极耦接至该工作电位，而该第四P型晶体管的该漏极耦接至该第二运算放大器的该第二输入端；以及一第二电阻器，耦接于该第二运算放大器的该第二输入端和一接地电位之间。
18.根据权利要求15所述的校正器，其特征在于，该补偿电流是以该第一电流减去该第二电流 而产生。
【文档编号】G05F1/46GK103941789SQ201410196195
【公开日】2014年7月23日 申请日期:2014年5月9日 优先权日:2014年1月20日
【发明者】李永胜 申请人:威盛电子股份有限公司