带隙基准电路、集成电路和带隙基准电压生成方法
【专利摘要】本发明涉及一种带隙基准电路、集成电路和带隙基准电压生成方法，所述带隙基准电路包括第一电压输出电路、第二电压输出电路、第一电容、第二电容、第三电容、模式控制电路和运算放大器。通过模式控制电路使得所述带隙基准电路在不同模式间切换，在第一模式下利用电容对失调电压和低频闪烁噪声采样，在第二模式下利用采样获得结果进行补偿，由此可以消除运算放大器的失调电压和低频闪烁噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。
【专利说明】带隙基准电路、集成电路和带隙基准电压生成方法
【技术领域】
[0001]本发明涉及电路技术，具体涉及一种带隙基准电路、包含其的集成电路和带隙基准电压生成方法。
【背景技术】
[0002]带隙(bandgap)基准电路用于为电路提供不随温度变化的基准电压。图1是现有的带隙基准电路10的电路示意图。如图1所示，通过将晶体管Ql、Q2设置为相同的晶体管，同时将电流源Il和12的电流比值设置为η:1，则晶体管Ql的发射极电压νΒΕ1 (也即，PN结电压)和晶体管Q2的发射极电压vBE2 (也即，PN结电压)满足:
[0003]Vbe1-Vbe2 = Vt.1n (η)
[0004]其中，VT( = k*T/q)是晶体管Q1、Q2的热电压。k是玻尔兹曼常数，等于1.38X 10_23，T为绝对温度，q为元电荷的电荷量，等于1.602X 10_19。
[0005]由此，上述差值与绝对温度成正比，图1所示的带隙基准电路10利用运算放大器OP获得该差值，并基于该差值控制受控电流源13产生于绝对温度成正比的电流，进而对晶体管Q3的发射极电压vBE3进行修正，抵消其中与绝对温度相关的部分，输出不随温度变化的带隙基准电压Vkef。
[0006]但是，在实际电路中，运算放大器OP会受到失调电压和低频闪烁噪声的影响，使得其不可能按照理想运算放大器的特性运行，由此导致带隙基准电路精确度下降。
【发明内容】
[0007]有鉴于此，本发明提供一种带隙基准电路、集成电路和带隙基准电压生成方法消除运算放大器的失调电压和低频闪烁噪声对于电路的负面影响。
[0008]第一方面，提供一种带隙基准电路，包括第一电压输出电路、第二电压输出电路、第一电容、第二电容、第三电容、模式控制电路和运算放大器；
[0009]所述第一电压输出电路输出第一电压，所述第二电压输出电路输出第二电压，所述第一电压和所述第二电压的差值与绝对温度成正比；
[0010]所述第一电容、第二电容和第三电容的第一端均与所述运算放大器的反相输入端连接；
[0011]所述模式控制电路控制所述带隙基准电路的连接模式，在第一模式下使得所述第三电容聚集与等效误差电压成比例的电荷量，在由第一模式切换到第二模式时使得第一电容和第二电容向所述第三电容转移电荷量与所述第一电压、第二电压的差值成比例的电荷，从而基于所述与等效误差电压成比例的电荷量对运算放大器的反相输入端的等效误差电压进行补偿，输出带隙基准电压；
[0012]所述等效误差电压用于表征所述运算放大器的低频闪烁噪声和失调电压。
[0013]优选地，所述模式控制电路用于在第一模式下使得所述第一电容的第二端与所述第一电压输出电路连接，所述第二电容的第二端和所述第一电压输出电路连接，所述第三电容的第二端连接到参考点；在第二模式下使得所述第一电容的第二端连接到参考点，所述第二电容的第二端和所述第二电压输出电路连接，所述第三电容的第二端连接到所述运算放大器的输出端；
[0014]所述运算放大器的同相输入端连接到参考点。
[0015]优选地，在第一模式下，第一电容和第二电容上存储的总电荷为:
[0016]Q(1+2)1 = (C^C2).(vBE1-vcom-vn)
[0017]在第一模式下，第三电容上存储的电荷为:
[0018]Q31 = -C3.Vn
[0019]在第二模式下，第一电容和第二电容上存储的总电荷为:
[0020]Q(1+2)2 一 C2VBE2_C2Vcom- (Cj+Cg) vn
[0021]在第二模式下，第三电容上存储电荷为:
[0022]Q32 — -C3Vn+ (Cj+Cg) Vbe1-C2vBE2_C1 Vcom
[0023]其中，Q(1+ai为第一模式下第一电容和第二电容上存储的总电荷，Q(1+2)2为第二模式下第一电容和第二电容上存储的总电荷，Q3I为第一模式下第三电容存储的电荷，Q32为第二模式下第三电容存储的电荷，C1为第一电容的电容值，C2为第二电容的电容值，C3为第三电容的电容值，vBE1为所述第一电压，vBE2为所述第二电压，Vn为所述等效误差电压，Vcoffl为参考点电压。
[0024]优选地，所述模式控制电路包括第一开关模块、第二开关模块和第三开关模块；
[0025]所述第一开关模块连接在所述第一电压输出电路和所述第一电容的第二端之间，用于使得所述第一电容的第二端在第一模式下与所述第一电压输出电路连接，在第二模式下连接到参考点；
[0026]所述第二开关模块连接在所述第二电容的第二端和所述第一电压输出电路以及第二电压输出电路之间，用于使得所述第二电容的第二端在第一模式下和所述第一电压输出电路连接，在第二模式下和所述第二电压输出电路连接；
[0027]所述第三开关模块连接在所述第三电容的第二端和所述运算放大器的输出端之间，用于使得所述第三电容的第二端在第一模式下连接到参考点，在第二模式下连接到所述运算放大器的输出端。
[0028]优选地，所述第一开关模块包括第一开关和第二开关，所述第一开关连接在所述第一电容的第二端和所述第一电压输出电路之间，所述第二开关连接在所述第一电容的第二端和参考点之间；
[0029]所述第二开关模块包括第三开关和第四开关，所述第三开关连接在所述第二电容的第二端和所述第一电压输出电路之间，所述第四开关连接在所述第二电容的第二端和所述第二电压输出电路之间；
[0030]所述第三开关模块包括第五开关和第六开关，所述第五开关连接在所述第三电容的第二端和参考点之间，所述第六开关连接在所述第三电容的第二端和所述运算放大器的输出端之间；
[0031]所述第一、第三、第五开关在第一模式下导通，在第二模式下关断；
[0032]所述第二、第四、第六开关在第一模式下关断，在第二模式下导通。
[0033] 优选地，所述模式控制电路用于在第一模式下使得所述第一电容的第二端与所述第一电压输出电路连接，所述第二电容的第二端和参考点连接，所述第三电容的第二端连接到参考点；在第二模式下使得所述第一电容的第二端连接到参考点，所述第二电容的第二端和所述第二电压输出电路连接，所述第三电容的第二端连接到所述运算放大器的输出端;
[0034]所述运算放大器的同相输入端连接到参考点。
[0035]优选地，在第一模式下，第一电容和第二电容上存储的总电荷为:
[0036]Q(1+2) I = C1Vbe1-C1Vcod1- (C^C2) vn
[0037]在第一模式下，第三电容上存储的电荷为:
[0038]Q31 = -C3.Vn
[0039]在第二模式下，第一电容和第二电容上存储的总电荷为:
[0040]Q(1+2)2 = C2vBE2-C2vcom- (C^C2) vn
[0041]在第二模式下，第三电容上存储电荷为:
[0042]Q32 — _C3 V^C1Vbe1-C2 vBE2+ (Cg-C1) Vcom
[0043]其中，Q(1+ai为第一模式下第一电容和第二电容上存储的总电荷，Q(1+2)2为第二模式下第一电容和第二电容上存储的总电荷，Q3I为第一模式下第三电容存储的电荷，Q32为第二模式下第三电容存储的电荷，C1为第一电容的电容值，C2为第二电容的电容值，C3为第三电容的电容值，vBE1为所述第一电压，vBE2为所述第二电压，Vn为所述等效误差电压，Vcoffl为参考点电压。
[0044]优选地，所述模式控制电路包括第一开关模块、第二开关模块和第三开关模块；
[0045]所述第一开关模块连接在所述第一电压输出电路和所述第一电容的第二端之间，用于使得所述第一电容的第二端在第一模式下与所述第一电压输出电路连接，在第二模式下连接到参考点；
[0046]所述第二开关模块连接在所述第二电压输出电路和所述第一电容的第二端之间，用于使得所述第二电容的第二端在第一模式下和参考点连接，在第二模式下和所述第二电压输出电路连接；
[0047]所述第三开关模块连接在所述第三电容的第二端和所述运算放大器的输出端之间，用于使得所述第三电容的第二端在第一模式下连接到参考点，在第二模式下连接到所述运算放大器的输出端。
[0048]优选地，所述第一开关模块包括第一开关和第二开关，所述第一开关连接在所述第一电容的第二端和所述第一电压输出电路之间，所述第二开关连接在所述第一电容的第二端和参考点之间；
[0049]所述第二开关模块包括第三开关和第四开关，所述第三开关连接在所述第二电容的第二端和参考点之间，所述第四开关连接在所述第二电容的第二端和所述第二电压输出电路之间；
[0050]所述第三开关模块包括第五开关和第六开关，所述第五开关连接在所述第三电容的第二端和参考点之间，所述第六开关连接在所述第三电容的第二端和所述运算放大器的输出端之间；
[0051]所述第一、第三、第五开关在第一模式下导通，在第二模式下关断；
[0052]所述第二、第四、第六开关在第一模式下关断，在第二模式下导通。[0053]优选地，所述带隙基准电路还包括反馈控制电路，所述反馈控制电路连接在所述运算放大器的反相输入端和输出端之间，用于在第一模式下在所述运算放大器的反相输入端和输出端之间形成反馈通路，在第二模式下断开。
[0054]优选地，所述反馈控制电路包括第四电容和第四开关模块；
[0055]所述第四电容的第一端与所述运算放大器的输出端连接；
[0056]所述第四开关模块连接在所述第四电容的第二端和所述运算放大器的反相输入端之间，用于使得所述第四电容的第二端在第一模式下和所述运算放大器的反相输入端连接，在第二模式下连接到参考点。
[0057]优选地，所述第四开关模块包括第七开关和第八开关，所述第七开关连接在所述第四电容的第二端和所述运算放大器的反相输入端之间，所述第八开关连接在所述第四电容的第二端和参考点之间；
[0058]所述第七开关在第一模式下导通，在第二模式下关断；所述第八开关在第一模式下关断，在第二模式下导通。
[0059]优选地，所述反馈控制电路包括连接在所述运算放大器的反相输入端和输出端之间的反馈控制开关，所述反馈控制开关在第一模式下导通，在第二模式下关断。
[0060]优选地，所述带隙基准电路还包括采样输出电路，用于采样并输出运算放大器在第二模式下的输出电压作为带隙基准电压。
[0061]优选地，所述第一电压输出电路包括第一电流源和第一双极性晶体管，所述第一电流源和所述第一双极性晶体管的发射极连接，所述第一双极性晶体管的集电极和基极均连接到接地端；
[0062]所述第二电压输出电路包括第二电流源和第二双极性晶体管，所述第二电流源和所述第二双极性晶体管的发射极连接，所述第二双极性晶体管的集电极和基极均连接到接地端。
[0063]优选地，所述第一双极性晶体管和所述第二双极性晶体管具有相同的发射区面积；所述第一电流源和所述第二电流源具有不同的电流；或者，
[0064]所述第一双极性晶体管和所述第二双极性晶体管具有不同的发射区面积，所述第一电流源和所述第二电流源具有相同的电流。
[0065]优选地，所述模式控制电路使得所述带隙基准电路的连接模式在所述第一模式和所述第二模式之间交替切换。
[0066]优选地，在所述第一模式和所述第二模式切换期间还包括过渡模式，所述模式控制电路在所述过渡模式下控制所述第一电容、第二电容和第三电容的第二端均悬空。
[0067]优选地，所述第一电容和第三电容具有相同的电容值；或者
[0068]所述参考点电压等于零。
[0069]优选地，所述第一电容的电容值等于所述第二电容和所述第三电容的电容值之和；或者
[0070]所述参考点电压等于零。
[0071]第二方面，提供一种集成电路，包括如上所述的带隙基准电路和MEMS传感器；
[0072]所述带隙基准电路用于为所述MEMS传感器提供直流参考电压。
[0073]第三方面，提供一种带隙基准电压产生方法，应用于带隙基准产生电路，所述带隙基准产生电路包括第一电容、第二电容、第三电容和运算放大器，所述第一电容、第二电容和第三电容的第一端均与所述运算放大器的反相输入端连接；
[0074]所述方法包括:
[0075]生成第一电压和第二电压，所述第一电压和所述第二电压的差值与绝对温度成正比；
[0076]在第一模式下使得所述第三电容聚集与等效误差电压成比例的电荷量；
[0077]在由第一模式切换到第二模式时,使得第一电容和第二电容向所述第三电容转移电荷量与所述第一电压、第二电压的差成比例的电荷，从而基于所述与等效误差电压成比例的电荷量对运算放大器的反相输入端的等效误差电压进行补偿，输出带隙基准电压；
[0078]所述等效误差电压用于表征所述运算放大器的低频闪烁噪声和失调电压。
[0079]优选地，在第一模式下，第一电容和第二电容上存储的总电荷为:
[0080]Q(1+2)1 = (C^C2).(vBE1-vcom-vn)
[0081]在第一模式下，第三电容上存储的电荷为: [0082]Q31 = -C3.Vn
[0083]在第二模式下，第一电容和第二电容上存储的总电荷为:
[0084]Q(1+2)2 = C2vBE2-C2vcom- (C^C2) vn
[0085]在第二模式下，第三电容上存储电荷为:
[0086]Q32 — -C3Vn+ (Cj+Cg) Vbe1-C2vBE2_C1 Vcom
[0087]其中，Q(1+ai为第一模式下第一电容和第二电容上存储的总电荷，Q(1+2)2为第二模式下第一电容和第二电容上存储的总电荷，Q3I为第一模式下第三电容存储的电荷，Q32为第二模式下第三电容存储的电荷，C1为第一电容的电容值，C2为第二电容的电容值，C3为第三电容的电容值，vBE1为所述第一电压，vBE2为所述第二电压，Vn为所述等效误差电压，Vcoffl为参考点电压。
[0088]优选地，在第一模式下，第一电容和第二电容上存储的总电荷为:
[0089]Q(1+2) I — C1Vbe1-C1Vcoiij- (Cj+Cg) Vn
[0090]在第一模式下，第三电容上存储的电荷为:
[0091]Q31 = -C3.Vn
[0092]在第二模式下，第一电容和第二电容上存储的总电荷为:
[0093]Q(1+2) 2 一 C2vBE2_C2vcom_ (Cj+Cg) vn
[0094]在第二模式下，第三电容上存储电荷为:
[0095]Q32 — _C3 V^C1Vbe1-C2 vBE2+ (Cg-C1) Vcom
[0096]其中，Q(1+ai为第一模式下第一电容和第二电容上存储的总电荷，Q(1+2)2为第二模式下第一电容和第二电容上存储的总电荷，Q3I为第一模式下第三电容存储的电荷，Q32为第二模式下第三电容存储的电荷，C1为第一电容的电容值，C2为第二电容的电容值，C3为第三电容的电容值，vBE1为所述第一电压，vBE2为所述第二电压，Vn为所述等效误差电压，Vcoffl为参考点电压。
[0097]优选地，所述方法还包括:
[0098]采样并输出运算放大器在第二模式下的输出电压作为带隙基准电压。
[0099]优选地，所述方法还包括:交替切换所述第一模式和所述第二模式。[0100]优选地，所述方法在第一模式和第二模式切换期间，还包括:
[0101 ] 在过渡模式下,使得第一电容、第二电容和第三电容的第二端悬空。
[0102]通过设置两个模式，在第一模式下利用电容对失调电压和低频闪烁噪声采样，在第二模式下利用采样获得结果进行补偿，由此可以消除运算放大器的失调电压和低频闪烁噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。
【专利附图】
【附图说明】
[0103]通过以下参照附图对本发明实施例的描述，本发明的上述以及其他目的、特征和优点将更为清楚，在附图中:
[0104]图1是典型的带隙基准电路的电路示意图；
[0105]图2是本发明第一实施例的带隙基准电路的电路示意图；
[0106]图3是本发明第一实施例的带隙基准电路在第一模式的等效电路图；
[0107]图4是本发明第一实施例的带隙基准电路在第二模式的等效电路图；
[0108]图5是本发明第一实施例的一个优选方案中过渡模式的等效电路图；
[0109]图6是本发明第一实施例的一个优选方案中的开关时序图；
[0110]图7是本发明第二实施例的带隙基准电路的电路示意图；
[0111]图8是本发明第三实施例的带隙基准电路的电路示意图；
[0112]图9是本发明第三实施例的带隙基准电路在第一模式的等效电路图；
[0113]图10是本发明第三实施例的带隙基准电路在第二模式的等效电路图；
[0114]图11是本发明第四实施例的带隙基准电路的电路示意图；
[0115]图12是本发明第五实施例的带隙基准电压生成方法的流程图。
【具体实施方式】
[0116]以下将参照附图更详细地描述本发明的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。
[0117]图2是本发明第一实施例的带隙基准电路的电路示意图。如图2所示，带隙基准电路20包括第一电压输出电路21、第二电压输出电路22、第一电容Cl、第二电容C2、第三电容C3、模式控制电路和运算放大器OPI。
[0118]对于理想运算放大器，如果其两个输入端电压完全相同，则输出应为0V。而对与实际电路中的运算放大器，由于温度漂移现象的存在，其需要输入差分电压才能保证输出为OV0运算放大器在两个输入端电压完全相同时所输出的电压被称为失调电压。失调电压以及低频闪烁噪声均可以用连接在运算放大器输入端的电压源来模拟。在图2中，运算放大器OPl被等效为由电压源Vn和理想运算放大器IOP组成的电路，电压源Vn连接在理想运算放大器IOP的反相输入端，电压源Vn产生的等效误差电压Vn可以表征运算放大器OP的失调电压和低频闪烁噪声。由此，运算放大器OPl的同相输入端与理想运算放大器IOP的正相输入端，运算放大器OPl的反相输入端为电压源Vn远离理想运算放大器IOP的反相输入端的一端。
[0119]第一电压输出电路21输出第一电压vBE1，第二电压输出电路22输出第二电压vBE2，第一电压vBE1和第二电压vBE2的差值与绝对温度T成正比。[0120]也即，使得第一电压Vbei和第二电压vBE2的差值满足:
[0121]Vbe1-Vbe2 = ντ.1n (η)
[0122]优选地,第一电压输出电路21和第二电压输出电路22具有相同的结构,其中，第一电压输出电路21包括第一电流源Il和第一双极性晶体管BI,第一电流源Il和第一双极性晶体管BI的发射极连接，第一双极性晶体管BI的集电极和基极均连接到接地端。第二电压输出电路22包括第二电流源12和第二双极性晶体管Β2，第二电流源12和第二双极性晶体管Β2的发射极连接，第二双极性晶体管Β2的集电极和基极均连接到接地端。在图2中，双极性晶体管被设置为PNP型，但是本领域技术人员可以理解，可以采用其它类型的双极性晶体管，也可以采用其它的电路结构来实现。
[0123]可以将第一电流源Il和第二电流源12的电流比设置为η:1 (η不等于I)，并将第一双极性晶体管BI和第二双极性晶体管Β2设置为相同，以使得第一电压νΒΕ1和第二电压Vbe2的差值满足上述公式。
[0124]也可以第一电流源Il和第二电流源12的电流比设置为1:1，并将第一双极性晶体管BI和第二双极性晶体管Β2的发射区面积比设置为η:1 (η不等于I)以使得第一电压Vbe1和第二电压Vbe2的差值满足上述公式。
[0125]第一电容Cl、第二电容C2和第三电容C3的第一端均与运算放大器OPl的反相输入端连接。
[0126]所述模式控制电路控制所述带隙基准电路的连接模式，在第一模式下使得第三电容C3聚集与等效误差电压成比例的电荷量，在第二模式下使得第一电容Cl和第二电容C2向第三电容C3转移电荷量与第一电压Vbe1、第二电压Vbk的差值成比例的电荷，从而可以基于与等效误差电压成比例的电荷量对运算放大器OP的反相输入端的等效误差电压Vn进行补偿，输出带隙基准电压。
[0127]在本实施例中，模式控制电路控制带隙基准电路的连接模式，在第一模式下使得第一电容Cl的第二端与第一电压输出电路21连接,第二电容C2的第二端和第一电压输出电路21连接，第三电容C3的第二端连接到参考点；在第二模式下使得第一电容Cl的第二端连接到参考点，第二电容C2的第二端和第二电压输出电路22连接，第三电容C3的第二端连接到运算放大器OPl的输出端。
[0128]具体地，模式控制电路包括第一开关模块Κ1、第二开关模块Κ2和第三开关模块Κ3。
[0129]第一开关模块Kl连接在第一电压输出电路21和第一电容Cl的第二端之间,用于在第一模式下使得第一电容Cl的第二端与第一电压输出电路21连接，在第二模式下使得第一电容Cl的第二端连接到参考点。
[0130]第二开关模块Κ2连接在所述第二电容C2的第二端和第一电压输出电路21以及第二电压输出电路22之间,用于使得第二电容Cl的第二端在第一模式下和第一电压输出电路21连接，在第二模式下和第二电压输出电路22连接。
[0131]第三开关模块Κ3连接在第三电容C3的第二端和运算放大器OPl的输出端之间，用于使得第三电容C3的第二端在第一模式下连接到参考点，在第二模式下连接到运算放大器OPl的输出端。
[0132]具体地，第一开关模块Kl包括第一开关SI和第二开关S2，第一开关SI连接在第一电容Cl的第二端和第一电压输出电路21之间,第二开关S2连接在第一电容Cl的第二端和参考点之间。
[0133]第二开关模块K2包括第三开关S3和第四开关S4，第三开关S3连接在第二电容C2的第二端和第一电压输出电路21之间，第四开关S4连接在第二电容C2的第二端和第二电压输出电路22之间。
[0134]第三开关模块K3包括第五开关S5和第六开关S6，第五开关S5连接在第三电容C3的第二端和参考点之间，第六开关S6连接在第三电容C3的第二端和运算放大器的输出端之间。
[0135]第一、第三、第五开关S1、S3、S5在第一模式下导通，在第二模式下关断。第二、第四、第六开关S2、S4、S6在第一模式下关断，在第二模式下导通。也即，上述两组开关随着第一模式和第二模式的切换二交替关断和导通，使得电路切换为不同的模式。
[0136]运算放大器OPl的同相输入端连接到参考点。
[0137]优选地，本实施例的带隙基准电路20还包括反馈控制电路，其连接在所述运算放大器OPl的反相输入端和输出端之间，和运算放大器OPl形成反馈环路，由此，由于反馈控制电路的存在，运算放大器OPl的反相输入端和同相 输入端构成“虚短”，在存在可以表征失调电压和低频闪烁噪声的等效误差电压Vn时，满足反相输入端电压等于vn+v_，由此，可以通过对反相输入端的电压采样来实现对失调电压和低频闪烁噪声等效误差电压Vn采样。
[0138]其中，如图2所示，反馈控制电路包括第四电容C4和第四开关模块K4。第四电容C4的第一端与运算放大器OPl的输出端连接。第四开关模块K4连接在第四电容C4的第二端和运算放大器OPl的反相输入端之间，用于使得第四电容C4的第二端在第一模式下和运算放大器OPl的反相输入端连接，在第二模式下连接到参考点。
[0139]优选地，第四开关模块K4包括第七开关S7和第八开关S8，第七开关S7连接在第四电容C4的第二端和运算放大器OPl的反相输入端之间，第八开关S8连接在第四电容C4的第二端和参考点之间。
[0140]其中，第七开关S7在第一模式下导通，在第二模式下关断；第八开关S8在第一模式下关断，在第二模式下导通。
[0141]通过输出第二模式下运算放大器OPl的输出电压，即可实现消除运算放大器的失调电压和低频闪烁噪声对于电路的负面影响，使得输出的带隙基准电压不受干扰。
[0142]优选地，通过采样输出电路23对运算放大器OPl在第二模式下的输出电压采样，并将采样获得的电压输出作为带隙基准电压^_。并且，可以通过第一模式和第二模式交替切换实现电路可以适应于温度变化输出带隙基准电压vKEF。
[0143]以下结合图3和图4说明本实施例的带隙基准电路的工作原理。
[0144]图3是本发明第一实施例的带隙基准电路在第一模式的等效电路图。如图3所示，在第一模式下，各开关模块使得第一电容Cl的第二端与第一电压输出电路21连接，第二电容C2的第二端和第一电压输出电路21连接,也即,第一电容Cl和第二电容C2并联在第一电压输出电路21的第一电压输出端和运算放大器OPl的反相输入端之间。同时，第三电容C3的第二端连接到参考点。同时，第四电容C4的第二端和运算放大器OPl的反相输入端连接，在第一模式下提供反馈电通道。
[0145]由此，在第一模式下，对运算放大器OPl的低频闪烁噪声和失调电压进行采样，也即获取一个与等效误差电压Vn相关的量。
[0146]在第一模式下,第一电容Cl上存储的电荷Q11满足:
[0147]Q11 = C1.(vBE1-vcom-vn)
[0148]其中，V.为参考点电压。
[0149]在第一模式下，第二电容C2上存储的电荷Q21满足:
[0150]Q21 = C2.(vBE1-vcom-vn)
[0151]由此，第一电容Cl和第二电容C2上存储的总电荷Q(1+2)1为:
[0152]Q(1+2)1 = Qn+Q21 = (C^C2).(vBE1-vcom-vn)
[0153]在第三电容C3上存储的电荷Q31满足下式:
[0154]Q31 = -C3.Vn
[0155]由此，第三电容C3上采样获得了与等效误差电压Vn相关的电荷量，其可以用于在第二模式对等效误差电压Vn进行补偿。
[0156]图4是本发明第一实施例的带隙基准电路在第二模式的等效电路图。如图4所示，在第二模式下，第一电容C l的第二端连接到参考点，也即，第一电容Cl连接在运算放大器OPl的反相输入端和参考点之间；第二电容C2的第二端连接到第二电压输出电路22 ;第三电容C3连接在运算放大器OPl的反相输入端和输出端之间。同时，第四电容C4的第二端和参考点连接，也即，第四电容C4在第二模式下连接在参考点和运算放大器OPl的输出端之间。这可以防止来自第一电容Cl和第二电容C2的电荷转移到第四电容C4。在第二模式下，由于第四电容C4上的电荷量不变，其两端电压差不变，第一模式下施加在第四电容C4第二端的对参考点电压等于等效误差电压vn，在第二模式下施加在第四电容C4第二端的对参考点电压为0，因此，第一模式和第二模式下与第四电容C4连接的运算放大器OPl的输出端的电压相差vn。
[0157]在此连接关系下，在第二模式，第一电容Cl上存储的电荷Q12满足:
[0158]Q12 = C1.(vcom- (vcom+vn)) = -C1Vn
[0159]在第二模式，第二电容C2上存储的电荷Q22满足:
[0160]Q22 = C2.(vBE2-vcom-vn)
[0161]第一电容Cl和第二电容C2上存储的总电荷Q(1+2)2为:
[0162]Q(1+2) 2 一 C2vBE2_C2vcom- (Cj+Cg) vn
[0163]因此，从第一模式切换到第二模式，第一电容Cl和第二电容C2上存储的电荷的变化量Δ Q满足:
[0164]Δ Q — Q(1+2) i_Q(i+2)2 — (Ci+C2) Vbe1-C2Vbe2-C1 Vcom
[0165]上述电荷转移到第三电容C3，使得第三电容C3在第二模式下的电荷量满足:
[0166]Q32 — Q31+ Δ Q — _C3Vn+((^+C2) vBE1_C2Vbe2-C1Vcoiii
[0167]由此，在第二模式下，第三电容C3的两端电压差vC3满足:
q + ac?C1
[0168]VC3 = ~Vn + ~T,~- vBEl — vBEl —
Ly o\y
[0169]由此，在第二模式下，运算放大器OPl的输出端电压Vtjp满足:
【权利要求】
1.一种带隙基准电路，包括第一电压输出电路、第二电压输出电路、第一电容、第二电容、第三电容、模式控制电路和运算放大器； 所述第一电压输出电路输出第一电压，所述第二电压输出电路输出第二电压，所述第一电压和所述第二电压的差值与绝对温度成正比； 所述第一电容、第二电容和第三电容的第一端均与所述运算放大器的反相输入端连接; 所述模式控制电路控制所述带隙基准电路的连接模式，在第一模式下使得所述第三电容聚集与等效误差电压成比例的电荷量，在由第一模式切换到第二模式时，使得第一电容和第二电容向所述第三电容转移电荷量与所述第一电压、第二电压的差值成比例的电荷，从而基于所述与等效误差电压成比例的电荷量对运算放大器的反相输入端的等效误差电压进行补偿，输出带隙基准电压； 所述等效误差电压用于表征所述运算放大器的低频闪烁噪声和失调电压。
2.根据权利要求1所述的带隙基准电路，其特征在于，所述模式控制电路用于在第一模式下使得所述第一电容的第二端与所述第一电压输出电路连接，所述第二电容的第二端和所述第一电压输出电路连接，所述第三电容的第二端连接到参考点；在第二模式下使得所述第一电容的第二端连接到参考点，所述第二电容的第二端和所述第二电压输出电路连接，所述第三电容的第二端连接到所述运算放大器的输出端； 所述运算放大器的同相输入端连接到参考点。
3.根据权利要求2所述的带隙基准电路，其特征在于，在第一模式下，第一电容和第二电容上存储的总电荷为:
Q (1+2) I 一 (Ci+C2).(VBE1-Vcom-Vn) 在第一模式下，第三电容上存储的电荷为:
Q3I = -C3.vn 在第二模式下，第一电容和第二电容上存储的总电荷为:
Q(1+2)2 一 C2VBE2_C2Vcom- (Cj+Cg) Vn 在第二模式下，第三电容上存储电荷为:
^32 — _C3Vn+ (Cj+Cg) Vbe1-C2Vbe2-C1Vcoii1 其中，Q(i+；ai为第一模式下第一电容和第二电容上存储的总电荷，0(1+2)2为第二模式下第一电容和第二电容上存储的总电荷，Q3I为第一模式下第三电容存储的电荷，Q32为第二模式下第三电容存储的电荷，C1为第一电容的电容值，C2为第二电容的电容值，C3为第三电容的电容值，Vbe1为所述第一电压，Vbe2为所述第二电压，Vn为所述等效误差电压，Vcoffl为参考点电压。
4.根据权利要求3所述的带隙基准电路，其特征在于，所述模式控制电路包括第一开关模块、第二开关模块和第三开关模块； 所述第一开关模块连接在所述第一电压输出电路和所述第一电容的第二端之间，用于使得所述第一电容的第二端在第一模式下与所述第一电压输出电路连接，在第二模式下连接到参考点； 所述第二开关模块连接在所述第二电容的第二端和所述第一电压输出电路以及第二电压输出电路之间，用于使得所述第二电容的第二端在第一模式下和所述第一电压输出电路连接，在第二模式下和所述第二电压输出电路连接； 所述第三开关模块连接在所述第三电容的第二端和所述运算放大器的输出端之间，用于使得所述第三电容的第二端在第一模式下连接到参考点，在第二模式下连接到所述运算放大器的输出端。
5.根据权利要求4所述的带隙基准电路，其特征在于，所述第一开关模块包括第一开关和第二开关，所述第一开关连接在所述第一电容的第二端和所述第一电压输出电路之间，所述第二开关连接在所述第一电容的第二端和参考点之间； 所述第二开关模块包括第三开关和第四开关，所述第三开关连接在所述第二电容的第二端和所述第一电压输出电路之间，所述第四开关连接在所述第二电容的第二端和所述第二电压输出电路之间； 所述第三开关模块包括第五开关和第六开关，所述第五开关连接在所述第三电容的第二端和参考点之间，所述第六开关连接在所述第三电容的第二端和所述运算放大器的输出端之间； 所述第一、第三、第五开关在第一模式下导通，在第二模式下关断； 所述第二、第四、第六开关在第一模式下关断，在第二模式下导通。
6.根据权利要求1所述的带隙基准电路，其特征在于，所述模式控制电路用于在第一模式下使得所述第一电容的第二端与所述第一电压输出电路连接，所述第二电容的第二端和参考点连接，所述第 三电容的第二端连接到参考点；在第二模式下使得所述第一电容的第二端连接到参考点，所述第二电容的第二端和所述第二电压输出电路连接，所述第三电容的第二端连接到所述运算放大器的输出端； 所述运算放大器的同相输入端连接到参考点。
7.根据权利要求6所述的带隙基准电路，其特征在于，在第一模式下，第一电容和第二电容上存储的总电荷为:
Q(1+2) I 一 C1Vbe1-C1Vcoiij- (Cj+Cg) Vn 在第一模式下，第三电容上存储的电荷为:
Q3I = -C3.vn 在第二模式下，第一电容和第二电容上存储的总电荷为:
Q(1+2)2 一 C2VBE2_C2Vcom- (Cj+Cg) Vn
在第二模式下，第三电容上存储电荷为:
^32 一 _C3V^C1Vbe1-C2Vbe2+ (C2-C1) Vcom 其中，Q(i+；ai为第一模式下第一电容和第二电容上存储的总电荷，0(1+2)2为第二模式下第一电容和第二电容上存储的总电荷，Q3I为第一模式下第三电容存储的电荷，Q32为第二模式下第三电容存储的电荷，C1为第一电容的电容值，C2为第二电容的电容值，C3为第三电容的电容值，Vbe1为所述第一电压，Vbe2为所述第二电压，Vn为所述等效误差电压，Vcoffl为参考点电压。
8.根据权利要求6所述的带隙基准电路，其特征在于，所述模式控制电路包括第一开关模块、第二开关模块和第三开关模块； 所述第一开关模块连接在所述第一电压输出电路和所述第一电容的第二端之间，用于使得所述第一电容的第二端在第一模式下与所述第一电压输出电路连接，在第二模式下连接到参考点； 所述第二开关模块连接在所述第二电压输出电路和所述第一电容的第二端之间，用于使得所述第二电容的第二端在第一模式下和参考点连接，在第二模式下和所述第二电压输出电路连接； 所述第三开关模块连接在所述第三电容的第二端和所述运算放大器的输出端之间，用于使得所述第三电容的第二端在第一模式下连接到参考点，在第二模式下连接到所述运算放大器的输出端。
9.根据权利要求8所述的带隙基准电路，其特征在于，所述第一开关模块包括第一开关和第二开关，所述第一开关连接在所述第一电容的第二端和所述第一电压输出电路之间，所述第二开关连接在所述第一电容的第二端和参考点之间； 所述第二开关模块包括第三开关和第四开关，所述第三开关连接在所述第二电容的第二端和参考点之间，所述第四开关连接在所述第二电容的第二端和所述第二电压输出电路之间； 所述第三开关模块包括第五开关和第六开关，所述第五开关连接在所述第三电容的第二端和参考点之间，所述第六开关连接在所述第三电容的第二端和所述运算放大器的输出端之间； 所述第一、第三、 第五开关在第一模式下导通，在第二模式下关断； 所述第二、第四、第六开关在第一模式下关断，在第二模式下导通。
10.根据权利要求1所述的带隙基准电路，其特征在于，所述带隙基准电路还包括反馈控制电路，所述反馈控制电路连接在所述运算放大器的反相输入端和输出端之间，用于在第一模式下在所述运算放大器的反相输入端和输出端之间形成反馈通路，在第二模式下断开。
11.根据权利要求10所述的带隙基准电路，其特征在于，所述反馈控制电路包括第四电容和第四开关模块； 所述第四电容的第一端与所述运算放大器的输出端连接； 所述第四开关模块连接在所述第四电容的第二端和所述运算放大器的反相输入端之间，用于使得所述第四电容的第二端在第一模式下和所述运算放大器的反相输入端连接，在第二模式下连接到参考点。
12.根据权利要求11所述的带隙基准电路，其特征在于，所述第四开关模块包括第七开关和第八开关，所述第七开关连接在所述第四电容的第二端和所述运算放大器的反相输入端之间，所述第八开关连接在所述第四电容的第二端和参考点之间； 所述第七开关在第一模式下导通，在第二模式下关断；所述第八开关在第一模式下关断，在第二模式下导通。
13.根据权利要求10所述的带隙基准电路，其特征在于，所述反馈控制电路包括连接在所述运算放大器的反相输入端和输出端之间的反馈控制开关，所述反馈控制开关在第一模式下导通，在第二模式下关断。
14.根据权利要求1所述的带隙基准电路，其特征在于，所述带隙基准电路还包括采样输出电路，用于采样并输出运算放大器在第二模式下的输出电压作为带隙基准电压。
15.根据权利要求1所述的带隙基准电路，其特征在于，所述第一电压输出电路包括第一电流源和第一双极性晶体管，所述第一电流源和所述第一双极性晶体管的发射极连接，所述第一双极性晶体管的集电极和基极均连接到接地端； 所述第二电压输出电路包括第二电流源和第二双极性晶体管，所述第二电流源和所述第二双极性晶体管的发射极连接，所述第二双极性晶体管的集电极和基极均连接到接地端。
16.根据权利要求14所述的带隙基准电路，其特征在于，所述第一双极性晶体管和所述第二双极性晶体管具有相同的发射区面积；所述第一电流源和所述第二电流源具有不同的电流；或者， 所述第一双极性晶体管和所述第二双极性晶体管具有不同的发射区面积，所述第一电流源和所述第二电流源具有相同的电流。
17.根据权利要求1所述的带隙基准电路，其特征在于，所述模式控制电路使得所述带隙基准电路的连接模式在所述第一模式和所述第二模式之间交替切换。
18.根据权利要求17所述的带隙基准电路，其特征在于，在所述第一模式和所述第二模式切换期间还包括过渡模式，所述模式控制电路在所述过渡模式下控制所述第一电容、第二电容和第三电容的第二端均悬空。
19.根据权利要求3所述的带隙基准电路，其特征在于，所述第一电容和第三电容具有相同的电容值；或者 所述参考点电压等于零。
20.根据权利要求6所述的带隙基准电路，其特征在于，所述第一电容的电容值等于所述第二电容和所述第三电容的电容值之和；或者 所述参考点电压等于零。
21.一种集成电路，包括根据权利要求1-20中任一项所述的带隙基准电路和MEMS传感器； 所述带隙基准电路用于为所述MEMS传感器提供直流参考电压。
22.—种带隙基准电压产生方法，应用于带隙基准产生电路，所述带隙基准产生电路包括第一电容、第二电容、第三电容和运算放大器，所述第一电容、第二电容和第三电容的第一端均与所述运算放大器的反相输入端连接； 所述方法包括: 生成第一电压和第二电压，所述第一电压和所述第二电压的差值与绝对温度成正比； 在第一模式下使得所述第三电容聚集与等效误差电压成比例的电荷量； 在由第一模式切换到第二模式时，使得第一电容和第二电容向所述第三电容转移电荷量与所述第一电压、第二电压的差成比例的电荷，从而基于所述与等效误差电压成比例的电荷量对运算放大器的反相输入端的等效误差电压进行补偿，输出带隙基准电压； 所述等效误差电压用于表征所述运算放大器的低频闪烁噪声和失调电压。
23.根据权利要求22所述的带隙基准电压产生方法，其特征在于，在第一模式下，第一电容和第二电容上存储的总电荷为:
Q(l+2)1 — (Ci+C2).(VBE1-Vcom-Vn) 在第一模式下，第三电容上存储的电荷为:
Q3I = -C3.vn在第二模式下，第一电容和第二电容上存储的总电荷为:
Q(1+2)2 一 C2VBE2_C2Vcom- (Cj+Cg) Vn
在第二模式下，第三电容上存储电荷为:
^32 — _C3Vn+ (Cj+Cg) Vbe1-C2Vbe2-C1Vcoii1 其中，Q(i+；ai为第一模式下第一电容和第二电容上存储的总电荷，0(1+2)2为第二模式下第一电容和第二电容上存储的总电荷，Q3I为第一模式下第三电容存储的电荷，Q32为第二模式下第三电容存储的电荷，C1为第一电容的电容值，C2为第二电容的电容值，C3为第三电容的电容值，Vbe1为所述第一电压，Vbe2为所述第二电压，Vn为所述等效误差电压，Vcoffl为参考点电压。
24.根据权利要求22所述的带隙基准电压产生方法，其特征在于，在第一模式下，第一电容和第二电容上存储的总电荷为:
Q(1+2) I 一 C1Vbe1-C1Vcoii1- (Cj+Cg) Vn 在第一模式下，第三电容上存储的电荷为:
Q3I = -C3.vn 在第二模式下，第一 电容和第二电容上存储的总电荷为:
Q(1+2)2 一 C2VBE2_C2Vcom- (Cj+Cg) Vn
在第二模式下，第三电容上存储电荷为:
^32 一 _C3V^C1Vbe1-C2Vbe2+ (C2-C1) Vcom 其中，Q(i+；ai为第一模式下第一电容和第二电容上存储的总电荷，0(1+2)2为第二模式下第一电容和第二电容上存储的总电荷，Q3I为第一模式下第三电容存储的电荷，Q32为第二模式下第三电容存储的电荷，C1为第一电容的电容值，C2为第二电容的电容值，C3为第三电容的电容值，Vbe1为所述第一电压，Vbe2为所述第二电压，Vn为所述等效误差电压，Vcoffl为参考点电压。
25.根据权利要求22所述的带隙基准电压产生方法，其特征在于，所述方法还包括: 采样并输出运算放大器在第二模式下的输出电压作为带隙基准电压。
26.根据权利要求22所述的带隙基准电压产生方法，其特征在于，所述方法还包括:交替切换所述第一模式和所述第二模式。
27.根据权利要求22所述的带隙基准电压产生方法，其特征在于，所述方法在第一模式和第二模式切换期间，还包括: 在过渡模式下，使得第一电容、第二电容和第三电容的第二端悬空。
【文档编号】G05F1/56GK104035469SQ201410309297
【公开日】2014年9月10日 申请日期:2014年7月1日 优先权日:2014年7月1日
【发明者】周健, 胡铁刚 申请人:杭州士兰微电子股份有限公司