一种双边温度补偿的带隙基准电路的制作方法
【专利摘要】本实用新型公开了一种双边温度补偿的带隙基准电路，包括一阶补偿基准产生电路、误差放大器、高低温补偿跨导放大器、补偿与分压电阻；一阶补偿基准产生电路产生一阶补偿的基准电压和正温度系数电压；一阶补偿的基准电压经分压电阻分压产生高电压和低电压，与正温度系数电压一起输入高低温补偿跨导放大器，在高温段和低温段时，高低温补偿跨导放大器的输出端从外部抽取电流，在基准电压输出支路的补偿电阻上产生补偿电压。本实用新型的双边温度补偿，使得二阶补偿电路可以获得三阶补偿的效果，从而获得极低温度系数的基准电压；高低温的双边温度补偿由同一电路完成，极大地简化了电路复杂度，实现方式简单可靠。
【专利说明】一种双边温度补偿的带隙基准电路
【技术领域】
[0001] 本实用新型涉及ADC、DC-DC电路中需要产生极低温度系数的基准电压源，尤其是 高速高精度电路中的不随温度变化的基准电压源，
【背景技术】
[0002] 现代模拟电路中，模数/数模转换器（ADC/DAC)、低压差线性稳压器（LDO)、电 压-电压转换器等电路，都需要一个高精度的基准电压，基准电压直接影响上述模拟电路 的性能。为满足不同环境下的要求，尤其是温度要求，基准电压源应该具有极低的温度系 数。目前应用最多的基准电压源是带隙基准，输出电压约为1.25V。其原理是利用双极型晶 体管（BJT)不同电流密度下的基极-发射极压差（AVBE)的正温度特性，与双极型晶体管 的基极-发射极电压VBE的负温度特性相抵消，产生一阶补偿的电压基准，并可以通过高阶 温度补偿消除VBE的高阶温度项，获得更低温度系数的基准电压源。 实用新型内容
[0003] 本实用新型提出了一种双边温度补偿的带隙基准电路，使用BiCMOS工艺实现，在 传统一阶补偿的基准电路上进行改进，增加双边温度补偿电路，进行高低温的双边补偿，消 除VBE的高阶温度项，从而获得极低温度系数的基准电压。
[0004] 本实用新型的技术方案如下：
[0005]一种双边温度补偿的带隙基准电路，包括一阶补偿基准产生电路、误差放大器、高 低温补偿跨导放大器、补偿与分压电阻；所述一阶补偿基准产生电路产生一阶补偿的基准 电压和正温度系数电压；所述一阶补偿的基准电压经分压电阻分压产生高电压和低电压， 所述高电压、低电压和正温度系数电压输入高低温补偿跨导放大器，所述高低温补偿跨导 放大器的输出端连接基准电压输出支路的补偿电阻下端，在正温度系数电压高于高电压和 低于低电压时，所述高低温补偿跨导放大器的输出端从外部抽取电流，在基准电压输出支 路的补偿电阻上产生补偿电压；所述误差放大器连接一阶补偿基准产生电路和补偿电阻， 对基准进行钳位，同时为基准电压输出支路提供电流。
[0006]其进一步的技术方案为：
[0007]所述一阶补偿基准产生电路包括第一晶体管、第一电阻、第二电阻、第三电阻、第 四电阻、第一三极管以及第二三极管；第一晶体管的栅极接偏置电压，第一晶体管的漏极接 电源电压；第一三极管和第二三极管的基极相连；第一电阻连接在第一晶体管的源极和第 一三极管的集电极之间，第二电阻连接在第一晶体管的源极和第二三极管的集电极之间， 第三电阻连接在第一三极管和第二三极管的发射极之间，第四电阻连接在第二三极管的发 射极和地之间；
[0008]所述误差放大器的反向输入端连接第一三极管的集电极，同向输入端连接第二三 极管的集电极，输出端作为基准电压输出端；
[0009] 所述补偿与分压电阻包括串联的第五电阻、第六电阻、第七电阻、第八电阻以及第 九电阻；第五电阻连接基准电压输出端，第九电阻接地；第六电阻和第七电阻的中点连接 第一三极管和第二三极管的基极；
[0010] 所述高低温补偿跨导放大器的三个输入端分别连接第七电阻和第八电阻的中点、 第八电阻和第九电阻的中点、第二三极管的发射极；输出端连接第五电阻和第六电阻的中 点。
[0011] 以及，其进一步的技术方案为：
[0012] 所述高低温补偿跨导放大器包括第二晶体管、第三晶体管、第四晶体管、第五晶体 管、第六晶体管、第七晶体管、第十电阻、第十一电阻、第三三极管、第四三极管以及第五三 极管；
[0013] 第三晶体管和第四晶体管的栅极连接所述一阶补偿基准产生电路产生的正温度 系数电压，第二晶体管的栅极连接所述高电压，第五晶体管的栅极连接所述低电压，第二晶 体管和第四晶体管的漏极相连，第三晶体管和第五晶体管的漏极相连；
[0014] 第六晶体管和第七晶体管的栅极接偏置电压，第六晶体管和第七晶体管的源极接 电源电压，第六晶体管的漏极与第二晶体管和第三晶体管的源极相连，第七晶体管的漏极 与第四晶体管和第五晶体管的源极相连；
[0015] 第十电阻连接在第三晶体管的漏极和第三三极管的集电极之间，第十一电阻连接 在第四晶体管的漏极和第四三极管的集电极之间；
[0016] 第三三极管的基极和集电极相连，第四三极管的基极和集电极相连，第四三极管 和第五三极管的基极相连，第五三极管的集电极作为输出端，第三三极管、第四三极管、第 五三极管的发射极接地。
[0017] 本实用新型的有益技术效果是：
[0018] -、本实用新型的双边温度补偿，使得二阶补偿电路可以获得三阶补偿的效果，从 而获得极低温度系数的基准电压。
[0019] 二、本实用新型高低温的双边温度补偿由同一电路完成，极大地简化了电路复杂 度，实现方式简单可靠。
[0020] 三、本实用新型的电路可以获得I. 25V至电源电压之间的任意值电压，并且输出 基准电压具有带载能力。
[0021] 本实用新型的优点将在下面【具体实施方式】部分的描述中给出，部分将从下面的描 述中变得明显，或通过本实用新型的实践了解到。
【专利附图】
【附图说明】
[0022] 图1是本实用新型的结构框图。
[0023] 图2是本实用新型的整体电路原理图。
[0024] 图3是本实用新型的高低温补偿跨导放大器的具体电路图。
[0025] 图4是本实用新型的补偿原理图。
[0026] 图5是本实用新型补偿前后的输出电压随温度的变化曲线。
【具体实施方式】
[0027] 下面结合附图对本实用新型的【具体实施方式】做进一步说明。
[0028] 图1示出了本实用新型的结构框图。如图1所示，本实用新型包括：一阶补偿基准 产生电路1、误差放大器2、高低温补偿跨导放大器3、补偿与分压电阻4。
[0029] 图2示出了本实用新型的整体电路原理图。如图2所示，其中晶体管丽1、电阻 R1-R4、三极管QN1-QN2构成一阶补偿基准产生电路I;AMP构成误差放大器2,用于为基准 电路提供钳位与反馈环路，并为输出基准电压提供电流；OTA构成高低温补偿跨导放大器 3,用于产生高低温的高阶补偿电流；电阻R5-R9构成补偿与分压电阻4,R5为补偿电阻， R6-R9为分压电阻。
[0030] 图2的具体工作方式如下：首先由一阶补偿基准产生电路1产生一阶补偿的带隙 基准电压REFl和正温度系数电压VPTAT。一阶补偿的带隙基准电压REFl经过电阻R7、R8、R9分压之后，产生了与其同样温度系数的电压VH、VL，并且VH>VL。接着将电压VH、VL和正 温度系数电压VPTAT输入高低温补偿跨导放大器0ΤΑ，高低温补偿跨导放大器OTA的输出端 接到基准电压输出支路的补偿电阻R5下端，这样就构成了所需的高阶补偿电路，最终输出 的基准电压为VREF。三极管QNl和QN2选取β很大的NPN型管，使基极电流非常小，可暂 时忽略其影响。输出的基准电压表达式为：
[0031]
【权利要求】
1. 一种双边温度补偿的带隙基准电路，其特征在于，包括一阶补偿基准产生电路、误差 放大器、高低温补偿跨导放大器、补偿与分压电阻；所述一阶补偿基准产生电路产生一阶补 偿的基准电压和正温度系数电压；所述一阶补偿的基准电压经分压电阻分压产生高电压和 低电压，所述高电压、低电压和正温度系数电压输入高低温补偿跨导放大器，所述高低温补 偿跨导放大器的输出端连接基准电压输出支路的补偿电阻下端，在正温度系数电压高于高 电压和低于低电压时，所述高低温补偿跨导放大器的输出端从外部抽取电流，在基准电压 输出支路的补偿电阻上产生补偿电压；所述误差放大器连接一阶补偿基准产生电路和补偿 电阻，对基准进行钳位，同时为基准电压输出支路提供电流。
2. 根据权利要求1所述双边温度补偿的带隙基准电路，其特征在于，所述一阶补偿基 准产生电路包括第一晶体管、第一电阻、第二电阻、第三电阻、第四电阻、第一三极管以及第 二三极管；第一晶体管的栅极接偏置电压，第一晶体管的漏极接电源电压；第一三极管和 第二三极管的基极相连；第一电阻连接在第一晶体管的源极和第一三极管的集电极之间， 第二电阻连接在第一晶体管的源极和第二三极管的集电极之间，第三电阻连接在第一三极 管和第二三极管的发射极之间，第四电阻连接在第二三极管的发射极和地之间； 所述误差放大器的反向输入端连接第一三极管的集电极，同向输入端连接第二三极管 的集电极，输出端作为基准电压输出端； 所述补偿与分压电阻包括串联的第五电阻、第六电阻、第七电阻、第八电阻以及第九 电阻；第五电阻连接基准电压输出端，第九电阻接地；第六电阻和第七电阻的中点连接第 一三极管和第二三极管的基极； 所述高低温补偿跨导放大器的三个输入端分别连接第七电阻和第八电阻的中点、第八 电阻和第九电阻的中点、第二三极管的发射极；输出端连接第五电阻和第六电阻的中点。
3. 根据权利要求1或2所述双边温度补偿的带隙基准电路，其特征在于，所述高低温补 偿跨导放大器包括第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶 体管、第十电阻、第十一电阻、第三三极管、第四三极管以及第五三极管； 第三晶体管和第四晶体管的栅极连接所述一阶补偿基准产生电路产生的正温度系数 电压，第二晶体管的栅极连接所述高电压，第五晶体管的栅极连接所述低电压，第二晶体管 和第四晶体管的漏极相连，第三晶体管和第五晶体管的漏极相连； 第六晶体管和第七晶体管的栅极接偏置电压，第六晶体管和第七晶体管的源极接电源 电压，第六晶体管的漏极与第二晶体管和第三晶体管的源极相连，第七晶体管的漏极与第 四晶体管和第五晶体管的源极相连； 第十电阻连接在第三晶体管的漏极和第三三极管的集电极之间，第十一电阻连接在第 四晶体管的漏极和第四三极管的集电极之间； 第三三极管的基极和集电极相连，第四三极管的基极和集电极相连，第四三极管和第 五三极管的基极相连，第五三极管的集电极作为输出端，第三三极管、第四三极管、第五三 极管的发射极接地。
【文档编号】G05F1/567GK204256580SQ201420783471
【公开日】2015年4月8日 申请日期:2014年12月11日 优先权日:2014年12月11日
【发明者】徐义强, 董春波, 范建林, 史训南, 朱波 申请人:无锡新硅微电子有限公司