具有低工作电流的电压基准和启动电路的制作方法

本公开一般涉及电路，更具体地，涉及具有低工作电流的电压基准和启动电路。

背景技术：

在集成电路中，使用电压基准电路来为其它电路块提供基准电压和电流。带隙电压基准电路是一种类型的基准电路，其使用硅带隙来提供稳定的精确基准电压。一种类型的电压基准电路具有两个稳定状态，具有零电流的截止(off)状态和具有适当电流以提供所需电压的导通(on)状态。这种类型的电压基准电路的一个例子在图1中示出，并将在后面讨论。为了避免电压基准电路在截止状态下启动，可以使用启动电路来确保当电压基准电路通电时电流正在流动。

存在两种类型的电压基准启动电路：动态启动电路和静态启动电路。在动态启动电路中，使用来自另一个数字电路块或来自集成电路外部的另一个源的脉冲或时钟信号来在通电之后激活并然后停用启动电路。图3中的启动电路17是动态启动电路的一个例子。在静态启动电路中，来自电压基准电路的反馈关闭启动电路。图1和图2中的启动电路13和15是静态启动电路的例子。可能存在一个电路支路，其中从电源到地面的电流总是处于导通状态，导致不希望的剩余电流。为了减小电流，可以使用具有非常大的电阻值的电阻器。但是，在超低电力应用中，为了在启动后保持低电流，电阻器必须非常大，使得启动电路的实现不实际。

图1以示意图的形式示出了根据现有技术的电压基准和启动电路10。电压基准和启动电路10包含电压基准电路12和启动电路13。电压基准电路12包含p沟道晶体管16和18、n沟道晶体管20和22、和电阻器24。p沟道晶体管16和18联接在一起以形成电流镜。可以向p沟道晶体管16的漏极处的另一个电路(未示出)提供输出基准电压。启动电路13包含电阻器30和n沟道晶体管26和28。

在没有启动电路13的情况下，当两个支路中的电流都为零时，电压基准电路12是稳定的，并且当两个支路中的电流都大于零时，电压基准电路12是稳定的。为了确保电压基准电路12在两个支路中都以正电流通电，使用启动电路13来“启动(kickstart)”电压基准电路12。随着电源电压vdd增加，通过电阻器30的电流将拉高n沟道晶体管26的栅极，从而使n沟道晶体管26的漏极将p沟道晶体管16和18的栅极拉至vss。二极管连接的晶体管18将开启并导通电流。电流由p沟道晶体管16反射，并且电压基准电路12“唤醒”。一旦电压基准电路12导通，n沟道晶体管28开启，从而使n沟道晶体管26关闭。通过晶体管26的电流变为零，但是通过电阻器30和n沟道晶体管28的电流保持不变，从而浪费了电力。通过增加电阻器30的电阻可以减少浪费的电流量。然而，用于实现电阻器30的表面积将随着电阻的增加而增加。

图2以示意图的形式示出了根据现有技术的电压基准和启动电路34。电压基准和启动电路34包含电压基准电路12和启动电路15。启动电路15与启动电路13相同，只是用长沟道p沟道晶体管32代替了电阻器30。长沟道晶体管小于电阻器，然而，在电压基准电路12唤醒之后，仍然存在可观的通过晶体管32和28的浪费电流。

图3以部分示意图的形式和部分逻辑图的形式示出了根据现有技术的电压基准和启动电路38。电压基准和启动电路38包含电压基准电路12和启动电路17。启动电路17包含or逻辑门40、n沟道晶体管26、42和44、电容器46、和反相器48。当or逻辑门40的输入a或输入b具有逻辑高时钟信号(诸如例如通电、断电或复位信号)时，逻辑一开启n沟道晶体管42。电容器46的顶板和底板都接地，从而使电容器46放电。当逻辑高时钟信号变为逻辑零时，电容器46的顶板将连接到vdd，这将迫使电容器46的底板在vdd附近上升，从而使n沟道晶体管26开启。p沟道晶体管18的栅极将被下拉，从而在由p沟道晶体管16和18形成的电流镜的两个支路中都产生电流。n沟道晶体管44由偏置电压vb导通并将使电容器46快速放电，使得晶体管26的栅极处的电压降低。一旦晶体管26的栅极处的脉冲稳定到零伏，晶体管26就关闭，并且在启动电路17中vdd和vss之间没有其它电流路径。然而，与启动电路13和15不同，启动电路17需要时钟信号来起作用，这可能增加电路设计的复杂性。

因此，需要一种电压基准和启动电路，其在启动之后提供几乎为零的电流并且不需要时钟信号或大电阻器。

技术实现要素：

根据本发明的第一方面，提供一种用于电压基准电路的启动电路，所述启动电路包括：

第一晶体管，其具有联接到所述电压基准电路的第一电流电极、控制电极、和联接到接地端的第二电流电极；

第二晶体管，其具有都联接到电源电压端的第一电流电极和控制电极、和第二电流电极；和

第三晶体管，其具有联接到所述第二晶体管的所述第二电流电极并联接到所述第一晶体管的所述控制电极的第一电流电极、联接到所述电压基准电路的控制电极、和联接到所述接地端的第二电流电极。

在一个或多个实施例中，所述电压基准电路基于硅带隙提供基准电压。

在一个或多个实施例中，所述第二晶体管被表征为p沟道晶体管，并且其中，在向所述电源电压端施加电源电压期间，所述p沟道晶体管保持基本上是非导通的，使得所述第一晶体管的所述控制电极处的偏置电压由通过所述第二晶体管的漏电流提供。

在一个或多个实施例中，所述第一和第三晶体管被表征为n沟道晶体管，并且所述第二晶体管被表征为p沟道晶体管。

在一个或多个实施例中，所述电压基准电路包括电流镜，并且其中，所述第一晶体管的所述第一电流电极联接到所述电流镜，以确保当向所述电源电压端提供电源电压时，所述电流镜被偏置为导通。

在一个或多个实施例中，所述电压基准电路包括：

第一p沟道晶体管，其具有联接到所述电源电压端的源极、联接到所述第一晶体管的所述第一电流电极的栅极、和漏极；

第二p沟道晶体管，其具有联接到所述电源电压端的源极、都联接到所述第一p沟道晶体管的所述栅极的栅极和漏极；

第一n沟道晶体管，其具有都联接到所述第一p沟道晶体管的所述漏极的漏极和栅极、和联接到所述接地端的源极；和

第二n沟道晶体管，其具有联接到所述第二p沟道晶体管的所述漏极的漏极、联接到所述第一n沟道晶体管的所述栅极的栅极、和联接到所述接地端的源极。

在一个或多个实施例中，所述启动电路进一步包括联接在所述第二n沟道晶体管的所述源极和所述接地端之间的电阻元件。

在一个或多个实施例中，当向所述电源电压端施加电源电压时，所述第一电流电极和所述控制电极之间的电压差基本上为零伏。

在一个或多个实施例中，所述第二晶体管大于所述第三晶体管，并且其中，通过所述第二晶体管的漏电流包括亚阈值电流。

根据本发明的第二方面，提供一种电路，其包括：

电压基准电路；和

启动电路，所述启动电路包括：

第一n沟道晶体管，其具有联接到所述电压基准电路的漏极、栅极和联接到接地端的源极；

反向偏置pn结，其具有联接到电源电压端的第一端、和联接到所述第一n沟道晶体管的所述栅极的第二端；和

第二n沟道晶体管，其具有联接到所述pn结的所述第二端的漏极、联接到所述电压基准电路的栅极、和联接到所述接地端的源极，

其中，在向所述电源电压端施加电源电压期间，所述第一n沟道晶体管的所述栅极处的电压由通过所述反向偏置pn结的漏电流提供。

在一个或多个实施例中，所述反向偏置pn结大于所述第二n沟道晶体管。

在一个或多个实施例中，所述电压基准电路被表征为带隙电压基准电路。

在一个或多个实施例中，所述电压基准电路包括电流镜，并且其中，所述第一n沟道晶体管的所述漏极联接到所述电流镜，以确保在向所述电源电压端施加所述电源电压期间，所述电流镜被偏置为导通。

在一个或多个实施例中，通过所述反向偏置pn结的所述漏电流包括结漏电流。

在一个或多个实施例中，所述电压基准电路包括：

第一p沟道晶体管，其具有联接到所述电源电压端的源极、联接到所述第一n沟道晶体管的所述漏极的栅极、和漏极；

第二p沟道晶体管，其具有联接到所述电源电压端的源极、都联接到所述第二p沟道晶体管的所述栅极的栅极和漏极；

第三n沟道晶体管，其具有都联接到所述第一p沟道晶体管的所述漏极的漏极和栅极、和联接到所述接地端的源极；和

第四n沟道晶体管，其具有联接到所述第二p沟道晶体管的所述漏极的漏极、联接到所述第三n沟道晶体管的所述栅极的栅极、和联接到所述接地端的源极。

根据本发明的第三方面，提供一种电路，其包括：

电压基准电路，其包括：

第一p沟道晶体管，其具有联接到所述电源电压端的源极、栅极和漏极；

第二p沟道晶体管，其具有联接到所述电源电压端的源极、都联接到所述第一p沟道晶体管的所述栅极的栅极和漏极；

第一n沟道晶体管，其具有都联接到所述第一p沟道晶体管的所述漏极的漏极和栅极、和联接到接地端的源极；和

第二n沟道晶体管，其具有联接到所述第二p沟道晶体管的所述漏极的漏极、联接到所述第一n沟道晶体管的所述栅极的栅极、和联接到所述接地端的源极；和

启动电路，其包括：

第三n沟道晶体管，其具有联接到所述第一和第二p沟道晶体管的所述栅极的漏极、栅极和联接到所述接地端的源极；

第三p沟道晶体管，其具有联接到所述电源电压端的源极、栅极、和联接到所述第三n沟道晶体管的所述栅极的漏极，其中，在向所述电源电压端施加电源电压期间，所述第三p沟道晶体管的栅极-源极电压基本上为零伏；和

第四n沟道晶体管，其具有联接到所述第三p沟道晶体管的所述漏极的漏极、联接到所述第一p沟道晶体管的所述漏极的栅极、和联接到所述接地端的源极。

在一个或多个实施例中，所述第三p沟道晶体管的所述栅极联接到所述电源电压端。

在一个或多个实施例中，所述第三p沟道晶体管大于所述第四n沟道晶体管。

在一个或多个实施例中，在施加所述电源电压期间，所述第三n沟道晶体管的所述栅极由通过所述第三p沟道晶体管的漏电流偏置。

在一个或多个实施例中，所述电压基准电路被表征为带隙电压基准电路。

本发明的这些和其它方面将根据下文中所描述的实施例显而易见，且参考这些实施例予以阐明。

附图说明

本发明通过例子来说明，并且其不受附图的限制，其中相同的附图标记表示相似的元件。图中的元件是为简单和清楚起见而示出的，并且其不一定按比例绘制。

图1以示意图的形式示出了根据现有技术的电压基准和启动电路。

图2以示意图的形式示出了根据现有技术的另一个电压基准和启动电路。

图3以部分示意图的形式和部分逻辑图的形式示出了根据现有技术的另一个电压基准和启动电路。

图4以示意图的形式示出了根据一个实施例的电压基准和启动电路。

图5以示意图的形式示出了根据另一个实施例的电压基准和启动电路。

具体实施方式

一般来说，提供了一种用于电压基准电路的静态启动电路，其在启动之后具有非常低的剩余电流。电压基准电路可以是带隙电压基准，其具有连接为电流镜的两个p沟道晶体管。启动电路包含n沟道晶体管，其被配置成当向电路施加电源电压时变为导通。然后，n沟道晶体管将下拉p沟道晶体管的栅极电压，从而确保p沟道晶体管导通并为电压基准电路提供电流。n沟道晶体管的栅极通过p沟道晶体管偏置，联接所述p沟道晶体管，使得当电源电压增加时它保持截止或基本上是非导通的。在一个实施例中，p沟道晶体管的栅极连接到电源端，使得当向电路施加电源电压时，向p沟道晶体管的栅极提供的电压总是处于高值。当电源电压增加时，通过基本上是非导通的p沟道晶体管的漏电流上拉n沟道晶体管的栅极。因为启动电路的p沟道晶体管截止，所以只有非常小的漏电流流动以上拉电压基准电路的p沟道晶体管的栅极。而且，与等效值的电阻器相比，p沟道晶体管可以很小，因此实现启动电路所需的表面积要小得多。在启动之后，通过启动p沟道晶体管的漏电流在微微安培范围内，或如在动态启动电路中，在无需实现非常大值的电阻或者无需时钟信号的情况下，该漏电流非常接近零安培。在另一个实施例中，通过使用反向偏置pn结来提供漏电流。

在一个实施例中，提供了一种用于电压基准电路的启动电路，所述启动电路包含：第一晶体管，其具有联接到电压基准电路的第一电流电极、控制电极、和联接到接地端的第二电流电极；第二晶体管，其具有都联接到电源电压端的第一电流电极和控制电极、和第二电流电极；和第三晶体管，其具有联接到第二晶体管的第二电流电极并联接到第一晶体管的控制电极的第一电流电极、联接到电压基准电路的控制电极、和联接到接地端的第二电流电极。电压基准电路可以基于硅带隙提供基准电压。第二晶体管可以被表征为p沟道晶体管，并且其中，在向电源电压端施加电源电压期间，p沟道晶体管可以保持基本上是非导通的，使得第一晶体管的控制电极处的偏置电压由通过第二晶体管的漏电流提供。第一和第三晶体管可以被表征为n沟道晶体管，并且第二晶体管可以被表征为p沟道晶体管。电压基准电路可以包含电流镜，并且其中，第一晶体管的所述第一电流电极可以联接到电流镜，以确保当向电源电压端提供电源电压时，电流镜被偏置为导通。电压基准电路可以包含：第一p沟道晶体管，其具有联接到电源电压端的源极、联接到第一晶体管的第一电流电极的栅极、和漏极；第二p沟道晶体管，其具有联接到电源电压端的源极、都联接到第一p沟道晶体管的栅极的栅极和漏极；第一n沟道晶体管，其具有都联接到第一p沟道晶体管的漏极的漏极和栅极、和联接到接地端的源极；和第二n沟道晶体管，其具有联接到第二p沟道晶体管的漏极的漏极、联接到第一n沟道晶体管的栅极的栅极、和联接到接地端的源极。启动电路可以另外包含联接在第二n沟道晶体管的源极和接地端之间的电阻元件。可以向电源电压端施加电源电压，并且第一电流电极和控制电极之间的电压差可以基本上为零伏。第二晶体管可以大于第三晶体管，并且通过第二晶体管的漏电流可以包含亚阈值电流。

在另一个实施例中，提供了一种电路，其包含：电压基准电路；和启动电路，所述启动电路包含：第一n沟道晶体管，其具有联接到电压基准电路的漏极、栅极和联接到接地端的源极；反向偏置pn结，其具有联接到电源电压端的第一端、和联接到第一n沟道晶体管的栅极的第二端；第二n沟道晶体管，其具有联接到pn结的第二端的漏极、联接到电压基准电路的栅极、和联接到接地端的源极，其中，在向电源电压端施加电源电压期间，第一n沟道晶体管的栅极处的电压由通过反向偏置pn结的漏电流提供。反向偏置pn结可以大于第二n沟道晶体管。电压基准电路可以被表征为带隙电压基准电路。电压基准电路可以包含电流镜，并且其中，第一n沟道晶体管的漏极可以联接到电流镜，以确保在向电源电压端施加电源电压期间，电流镜被偏置为导通。通过反向偏置pn结的漏电流可以包含结漏电流。电压基准电路可以包含：第一p沟道晶体管，其具有联接到电源电压端的源极、联接到第一n沟道晶体管的漏极的栅极、和漏极；第二p沟道晶体管，其具有联接到电源电压端的源极、都联接到第二p沟道晶体管的栅极的栅极和漏极；第三n沟道晶体管，其具有都联接到第一p沟道晶体管的漏极的漏极和栅极、和联接到接地端的源极；和第四n沟道晶体管，其具有联接到第二p沟道晶体管的漏极的漏极、联接到第三n沟道晶体管的栅极的栅极、和联接到接地端的源极。

在又一个实施例中，提供了一种电路，其包含：电压基准电路，其包含：第一p沟道晶体管，其具有联接到电源电压端的源极、栅极和漏极；第二p沟道晶体管，其具有联接到电源电压端的源极、都联接到第一p沟道晶体管的栅极的栅极和漏极；第一n沟道晶体管，其具有都联接到第一p沟道晶体管的漏极的漏极和栅极、和联接到接地端的源极；和第二n沟道晶体管，其具有联接到第二p沟道晶体管的漏极的漏极、联接到第一n沟道晶体管的栅极的栅极、和联接到接地端的源极；和启动电路，其包含：第三n沟道晶体管，其具有联接到第一和第二p沟道晶体管的栅极的漏极、栅极和联接到接地端的源极；第三p沟道晶体管，其具有联接到电源电压端的源极、栅极、和联接到第三n沟道晶体管的栅极的漏极，其中，在向电源电压端施加电源电压期间，第三p沟道晶体管的栅极-源极电压基本上为零伏；和第四n沟道晶体管，其具有联接到第三p沟道晶体管的漏极的漏极、联接到第一p沟道晶体管的漏极的栅极、和联接到接地端的源极。第三p沟道晶体管的栅极可以联接到电源电压端。第三p沟道晶体管可以大于第四n沟道晶体管。在施加电源电压期间，第三n沟道晶体管的栅极可以由通过第三p沟道晶体管的漏电流偏置。电压基准电路可以被表征为带隙电压基准电路。

图4以部分示意图的形式示出了根据一个实施例的电压基准和启动电路50。电压基准和启动电路50包含电压基准电路12和启动电路19。电压基准电路12与图1到图3中的电压基准电路12相同，并且包含p沟道晶体管16和18、n沟道晶体管20和22、和电阻器24。p沟道晶体管16和18结合在一起以形成电流镜。可以在p沟道晶体管16的漏极处提供输出电压。在一个实施例中，电压基准电路12基于硅带隙提供输出电压。启动电路19包含p沟道晶体管52和n沟道晶体管26和28。如图所示，所公开的实施例使用互补金属氧化物半导体(cmos)晶体管。其它实施例可以使用不同的晶体管类型。

在电压基准电路12中，p沟道晶体管16具有连接到标记为“vdd”的电源电压端的源极(电流电极)、栅极(控制电极)和漏极(电流电极)。p沟道晶体管18具有连接到vdd的源极、和都连接到p沟道晶体管18的栅极的栅极和漏极。n沟道晶体管20具有都连接到p沟道晶体管16的漏极的漏极和栅极、和连接到标记为“vss”的电源电压端的源极。n沟道晶体管22具有连接到p沟道晶体管18的漏极的漏极、连接到p沟道晶体管16的漏极的栅极、连接到vss的源极。注意，在一个实施例中，vdd是正电源电压，并且vss为接地。在另一个实施例中，向电源电压端vdd和vss提供的电源电压可以不同。

在启动电路19中，n沟道晶体管26具有连接到p沟道晶体管16和18的栅极的漏极、栅极和连接到vss的源极。p沟道晶体管52具有都连接到vdd的栅极和源极、和连接到n沟道晶体管26的栅极的漏极。n沟道晶体管28具有连接到p沟道晶体管52的漏极的漏极、连接到p沟道晶体管16的漏极的栅极、连接到vss的源极。

提供启动电路19，以确保当向电源电压端vdd施加电源电压时，电压基准电路12总是被正确地通电。当电流流过电压基准电路12的两个支路或分路时，电压基准电路12被正确地通电。p沟道晶体管16和18联接在一起以提供电流镜。晶体管16和20形成一个支路，并且晶体管18和22形成另一个支路。连接p沟道晶体管52，使得当施加电源电压时，启动期间的栅极-源极电压(vgs)为零。在一个实施例中，p沟道晶体管52的栅极和源极都连接到电源电压端vdd。在栅极和源极以这种方式连接在一起的情况下，p沟道晶体管52不开启。由于vgs为零，因此在晶体管52的源极和漏极之间不形成沟道。使用通过p沟道晶体管52的零vgs亚阈值漏电流来将n沟道晶体管26的栅极拉得足够高，以开启n沟道晶体管26。p沟道晶体管52的尺寸相对于n沟道晶体管28的尺寸较大，以提供足够的漏电流以开启n沟道晶体管26。在一个实施例中，p沟道晶体管52大于n沟道晶体管28。可以使用模拟来确定晶体管的尺寸，使得p沟道晶体管52将提供足够的泄漏，以在整个工艺和温度变化过程中上拉n沟道晶体管26的栅极。导通的n沟道晶体管26下拉p沟道晶体管16和18的栅极电压。二极管连接的p沟道晶体管18开启，使得电流在电流镜的两个支路中都流动，并且电压基准电路12开始工作。在电流在支路中流动之后，n沟道晶体管20、22和28的栅极处的电压增加。当n沟道晶体管28的栅极为高值时，n沟道晶体管28导通，从而使n沟道晶体管28的漏极变低或接近vss。n沟道晶体管28的低漏极电压将n沟道晶体管26的栅极电压拉低，使得n沟道晶体管26关闭，并且去除启动电路19中的电流路径。电压基准电路12的启动是完整的。因为启动电路19是静态类型的启动电路，所以它不会被时钟信号禁用。

p沟道晶体管52的漏电流提供初始电流，以使电压基准电路12启动。除了在例如高温下的工作期间，由p沟道晶体管52提供的电流非常低，例如在微微安培范围内。即使在高温期间，电流仍然很低，其在微微安培范围内，几乎可以忽略不计。与n沟道晶体管28相比，p沟道晶体管52的尺寸较大，使得与n沟道晶体管28的零vgs漏电流相比，零vgs漏电流较大。这允许p沟道晶体管26的启动vgs电压通过温度和工艺变化过程中的不平衡的漏电流而保持为高值。漏电流可以主要是亚阈值电流，但是可以使用均匀的结漏电流。使用不平衡的漏电流保证了准dc(直流)通电条件的启动。此外，相对大于n沟道晶体管26和28的p沟道晶体管52的尺寸确定也导致电容不平衡，使得n沟道晶体管26的栅极也将趋于被电容上拉，以用于快速电源增加条件。与仅泄漏栅极充电的启动时间相比，这将改善启动时间。在n沟道晶体管28的栅极被上拉到足以将n沟道晶体管26的栅极拉到vss之后，n沟道晶体管26关闭。除了p沟道晶体管52的泄漏之外，所有电流路径都被去除，该p沟道晶体管52的泄漏足够小(微微安培范围)，可以忽略不计。

图5以示意图的形式示出了根据另一个实施例的电压基准和启动电路54。电压基准和启动电路54与电压基准和启动电路50相同，只是p沟道晶体管52由反向偏置pn结代替。在一个实施例中，使用p沟道晶体管56来实现反向偏置pn结。晶体管56具有连接到电源电压端vdd的栅极。晶体管56的源极和漏极连接在一起并连接到晶体管26的栅极。晶体管56的主体或本体端连接到vdd。在另一个实施例中，反向偏置pn结可以在半导体装置上实现，而不形成完整的晶体管。例如，n阱连接到电源电压端vdd，并且p+有源(源极/漏极型)区形成二极管的p侧。二极管不需要栅极氧化物并且使用存在于p沟道晶体管56中的组件，即n阱和p有源区。在启动期间，与上面讨论的晶体管52类似，反向偏置pn结基本上是非导通的，并且提供漏电流以偏置晶体管26的栅极。然而，反向偏置pn结主要提供结漏电流。为了能够上拉晶体管26的栅极处的电压，反向偏置pn结提供比n沟道晶体管28更高的漏电流。确保更高漏电流的一种方式是使pn结大于晶体管28。

尽管本文参考具体实施例描述了本发明，但是在不脱离如下面的权利要求所阐述的本发明的范围的情况下，可以进行各种修改和改变。因此，说明书和附图应被视为是说明性的而非限制性的，并且所有这些修改旨在被包含在本发明的范围内。本文关于具体实施例描述的任何益处、优点或问题的解决方案不旨在被解释为任何或所有权利要求的关键、必需或必要的特征或元素。通常，在上述实施例中，电流电极是源极或漏极，并且控制电极是金属氧化物半导体(mos)晶体管的栅极。在其它实施例中，可以使用其它晶体管类型。

本文使用的术语“联接”不旨在限于直接联接或机械联接。

此外，本文使用的术语“一个(a/an)”被定义为一个或多于一个。此外，在权利要求中使用诸如“至少一个”和“一个或多个”的引入短语不应被解释为暗示由不定冠词“一个(a/an)”引入另一个权利要求元素将任何特定的包含这种引入的权利要求元素的权利要求限制为仅包含一个这种元素的发明，即使相同的权利要求包含引入短语“一个或多个”或“至少一个”以及诸如“一个(a/an)”的不定冠词。定冠词的使用也是如此。

除非另有说明，否则使用诸如“第一”和“第二”的术语来任意地区分这些术语描述的元件。因此，这些术语不一定旨在指示这些元件的时间或其它优先次序。