带隙基准电路的制作方法
【技术领域】
[0001]本发明涉及集成电路技术领域，特别涉及一种带隙基准电路。
【背景技术】
[0002]带隙基准电路具有低温度系数、低电源电压以及可与标准CMOS工艺兼容等优点，被广泛应用于数/模转换、模/数转换、存储器以及开关电源等数模混合电路系统中。带隙基准电路输出电压的稳定性以及抗噪声能力是影响各种应用系统精度的关键因素，随着应用系统精度的提高，对带隙基准电路的温度、电压和工艺的稳定性要求也越来越高。
[0003]带隙基准电路的工作原理是根据硅材料的带隙电压与温度无关的特性，利用双极型晶体管的基极-发射极电压的负温度系数与不同电流密度下两个双极型晶体管基极-发射极电压的差值的正温度系数相互补偿，使输出的电压达到很低的温度漂移。
[0004]图1是现有的一种带隙基准电路的电路图。参考图1，所述带隙基准电路包括带隙核心单元11、启动单元12以及输出单元13。所述带隙核心单元11包括:第一 PMOS管P11、第二 PMOS管P12、运算放大器0ΡΑ、第一电阻R11、第二电阻R12、第三电阻R13、第一 PNP管Qll以及第二 PNP管Q12。所述启动单元12包括:第三PMOS管P13、第四电阻R14、第一NMOS管Nll以及电流镜单元14，所述电流镜单元14包括第二 NMOS管N12和第三NMOS管N13。所述输出单元13包括:第四PMOS管P14和第五电阻R15。
[0005]第一电源线Vdd和第二电源线Vss为所述带隙基准电路提供电源电压，所述第一电源线Vdd提供的电源电压高于所述第二电源线Vss提供的电源电压，通常，所述第二电源线Vss提供的电源电压为地电压。所述带隙基准电路中各器件的连接关系参考图1所示，在此不再赘述。
[0006]所述启动单元12适于在偏置电压ro的控制下，向所述带隙核心单元11和所述输出单元13提供启动电压，以保证所述带隙基准电路能够在电路系统启动(上电)时进入正常工作状态；所述带隙核心单元11适于产生具有正温度系数的电流和具有负温度系数的电流，并对所述具有正温度系数的电流和具有负温度系数的电流进行叠加以产生基准电流；所述输出单元13适于将所述带隙核心单元11产生的基准电流转换为基准电压Vref输出。
[0007]图2是图1所示的带隙基准电路输出的基准电压Vref的波形示意图，在所述带隙基准电路启动时，所述基准电压Vref出现电压过冲现象，且过冲电压非常大，影响电路系统的稳定性。
【发明内容】
[0008]本发明解决的是带隙基准电路在启动时输出的基准电压出现较大过冲的问题。
[0009]为解决上述问题，本发明提供一种带隙基准电路，包括带隙核心单元、启动单元和输出单元，还包括钳位单元；
[0010]所述启动单元包括第一 PMOS管、第一电阻、限流二极管、第一 NMOS管以及电流镜单元，其中，所述第一 PMOS管的栅极适于输入偏置电压，所述第一 PMOS管的源极适于连接第一电源线，所述第一 PMOS管的漏极连接所述第一电阻的一端；所述第一电阻的另一端连接所述限流二极管的阳极；所述限流二极管的阴极连接所述第一 NMOS管的栅极和所述电流镜单元的镜像电流输出端；所述第一 NMOS管的漏极适于向所述带隙核心单元和所述输出单元提供启动电压，所述第一 NMOS管的源极适于连接第二电源线，所述第二电源线提供的电源电压低于所述第一电源线提供的电源电压；所述电流镜单元的参考电流输入端适于接收所述带隙核心单元提供的参考电流；
[0011]所述钳位单元适于对所述第一 NMOS管的栅极进行钳位。
[0012]可选的，所述钳位单元的钳位电压与所述第一 NMOS管的阈值电压相关。
[0013]可选的，所述钳位单元包括N个依次串联的二极管，第一个二极管的阳极连接所述第一 NMOS管的栅极，第N个二极管的阴极适于连接第二电源线，N彡I。
[0014]可选的，所述钳位单元包括第二电阻，所述第二电阻的一端连接所述第一 NMOS管的栅极，所述第二电阻的另一端适于连接所述第二电源线。
[0015]可选的，所述电流镜单元包括第二 NMOS管和第三NMOS管；
[0016]所述第二 NMOS管的漏极连接所述第二 NMOS管的栅极和所述第三NMOS管的栅极并作为所述电流镜单元的参考电流输入端，所述第二 NMOS管的源极适于连接所述第二电源线；
[0017]所述第三NMOS管的漏极作为所述电流镜单元的镜像电流输出端，所述第三NMOS管的源极适于连接所述第二电源线。
[0018]可选的，所述带隙核心单元包括第二 PMOS管、第三PMOS管、运算放大器、第三电阻、第四电阻、第五电阻、第一 PNP管以及第二 PNP管；
[0019]所述第二 PMOS管的源极适于连接所述第一电源线，所述第二 PMOS管的栅极连接所述第三PMOS管的栅极、所述运算放大器的输出端和所述第一 NMOS管的漏极，所述第二PMOS管的漏极连接所述运算放大器的第一输入端、所述第三电阻的一端和所述第四电阻的一端;
[0020]所述第三PMOS管的源极适于连接所述第一电源线，所述第三PMOS管的漏极连接所述运算放大器的第二输入端、所述第二 PNP管的发射极和所述第五电阻的一端；
[0021]所述运算放大器的偏置电流端连接所述电流镜单元的参考电流输入端；
[0022]所述第三电阻的另一端连接所述第一 PNP管的发射极；
[0023]所述第四电阻的另一端、所述第五电阻的另一端、所述第一 PNP管的基极、所述第一 PNP管的集电极、所述第二 PNP管的基极以及所述第二 PNP管的集电极均适于连接所述第二电源线。
[0024]可选的，所述输出单元包括第四PMOS管和第六电阻；
[0025]所述第四PMOS管的栅极连接所述第一 NMOS管的漏极，所述第四PMOS管的源极适于连接所述第一电源线，所述第四PMOS管的漏极连接所述第六电阻的一端并适于输出基准电压；
[0026]所述第六电阻的另一端适于连接所述第二电源线。
[0027]可选的，所述第二电源线提供的电源电压为地电压。
[0028]与现有技术相比，本发明的技术方案具有以下优点:
[0029]本发明技术方案提供的带隙基准电路除包括带隙核心单元、启动单元以及输出单元外，还包括具有钳位功能的钳位单元。在所述带隙基准电路启动时，所述钳位单元对所述启动单元中的第一 NMOS管的栅极进行钳位，抑制所述第一 NMOS管的栅极出现尖峰电压，从而使所述带隙核心单元和所述输出单元中的功率MOS管的栅极电位不会被过度下拉，因此，本发明技术方案提供的带隙基准电路输出的基准电压在启动时过冲很小，提高了电路系统的可靠性。
[0030]所述启动电路中的第一电阻通过限流二极管连接所述第一 NMOS管的栅极和电流镜单元的镜像电流输出端，所述限流二极管可以限制流过所述第一 PMOS管的电流，进一步减小所述基准电压在启动时的过冲。
【附图说明】
[0031]图1是现有的一种带隙基准电路的电路图；
[0032]图2是图1所示的基准电压Vref的波形示意图；
[0033]图3是图1所示的节点a的电压波形示意图；
[0034]图4是流过图1所示的第一 NMOS管Nll的电流波形示意图；
[0035]图5是本发明实施例提供的一种带隙基准电路的电路图；
[0036]图6是图5所示的节点a的电压波形示意图；
[0037]图7是流过图5所示的第一 NMOS管N51的电流波形示意图；
[0038]图8是图5所示的基准电压Vref的波形示意图；
[0039]图9是本发明实施例提供的另一种带隙基准电路的电路图。
【具体实施方式】
[0040]参考图1，现有的带隙基准电路启动过程如下:
[0041]所述带隙基准电路所在的电路系统上电后，即所述第一电源线Vdd和所述第二电源线Vss提供电源电压后，对所述第三PMOS管P13的栅极施加偏置电压PD，使所述第三PMOS管P13导通，所述第一电源线Vdd上的电源电压通过所述第三PMOS管P13和所述第四电阻R14对节点a充电(所述节点a为所述第四电阻R14、所述第三NMOS管N13的漏极以及所述第一 NMOS管Nll的栅极连接点)，使所述节点a的电位不断升高；
[