专利名称：数据处理芯片及其存储装置的制作方法
技术领域：
本发明涉及一种数据处理芯片，特别是涉及一种具有数据处理功能的存储芯片及使用该芯片的移动存储装置。
背景技术：
半导体存储技术的不断发展，为数据移动存储领域开辟了新的空间。因半导体存储产品体积小、容量大、高速存取、携带方便、不易损坏等优点得到了越来越普及的应用。尤其是以快闪存储器(Flash Memory)为存储介质的快闪存储装置，也称闪存盘，更已成为新一代个人数据的移动存储产品。
现有的移动存储装置的主要部件包括如快闪存储器(Flash Memory)的存储芯片、控制器芯片及接口电路等3个部分组成构成，其中存储芯片用于数据的存储；控制器芯片用于控制整个移动存储装置内的全部器件，通过对接口电路和存储芯片的数据操作，实现移动存储装置的数据存取；而接口电路提供该移动存储装置与外部数据处理主机建立数据连接，进行数据交换。
然而，现有的移动存储装置的存储芯片与控制器芯片是两个独立的芯片，有其诸多不足之处。
其一，存储芯片与控制器芯片分别安装在印刷电路板上，存储芯片与控制器芯片之间的数据及电连接是通过印刷电路板上的线路实现，数据传输的稳定性及可靠必较难得到保证。
其二，将存储芯片与控制器芯片独立封装制得的移动存储装置，其内部元件数量的增加，使得整个移动存储装置体积较难降低，与移动存储装置便携的要求不相一致，同时增加了系统电路计设的复杂性及SMT工艺的难度。
其三，分离设计对于整个装置的数据保存是不安全的，虽然，现有的移动存储装置可以通过在控制器的固化软件中设定用户认证信息等加密方式增加数据加密措施，但该种方法对于更换移动存储装置的控制芯片读取存储芯片中的数据的方式，控制芯片中的固化软件设定的保密程序对保护存储介质中的数据显然是无能为力的，因而对于采用各自分离、单独的存储芯片与控制器芯片构成的移动存储装置，采用加密方式对于数据的存储仍是存在不安全的隐患。
其四，现行的移动存储装置大多所采用的快闪存储芯片，其与控制芯片之间采用串行方式进行数据连接，使得控制芯片发送到闪存芯片的控制命令、地址及数据分批的从快闪存储芯片的输入输出接口进入，再由闪存芯片内部进行处理，因而降低了数据处理的速度。
发明内容
本发明要解决的技术问题是提供一种具有数据存储安全且具有数据处理功能的存储芯片。
为此，本发明解决技术问题的技术方案是提供的一种数据处理芯片，包括微处理器，作为整个芯片的控制器，主要控制数据的存取、传输和参数的设置；DMA控制器，接受微处理器的控制，对数据执行快速传输；数据存储单元，用于数据的存储。
所述数据处理芯片还包括存储介质总线接口单元，所述存储介质总线接口单元连接数据存储单元和存储介质控制器。
在此基础上，本发明解决的另一技术问题在于提供一种具有数据存储安全、制造简单的移动存储装置。包括至少一数据处理芯片，用于控制与主机系统与所述移动存储装置之间的数据交换；和外部总线接口，用于连接所述数据处理芯片和所述主机系统与现有技术相比，本发明提供的数据处理芯片同时具有数据处理能力与存储能力，还可以实现对数据操作指令的并行输入，提高了数据输入输出的速度，且通过其内设置的DMA控制器，实现数据的DMA传输，更进一步的提高了数据传输的速度。
与现有技术相比，本发明提供的移动存储装置采用控制芯片与存储芯片集成在一起的数据处理芯片，增加了数据传输的可靠性与稳定性，以及数据存储的安全，此外，移动存储装置采用单一芯片，简化外部的硬件电路设计，同时大大降低整个移动存储装置的体积。
图1是本发明实现的数据处理芯片的原理方框图；图2是利用图1所示的数据处理芯片制成的移动存储装置原理方框图；图3是移动存储装置与外部主机系统连接的系统主要部件的示意图。
具体实施例方式
以下以具体实施的方式说明本发明实现的数据处理芯片及移动存储装置，结合附图及说明可以得到更好的理解。
请参阅图1，是本发明数据处理芯片20的原理方框图，为了更好的实现对本发明数据处理芯片20的理解，现从原理上对数据处理芯片20划分模块，包括微处理器(MCU)21、通过总线与微处理器相连接的DMA控制器22、寄存器组23、在线ECC模块24、内部存储单元25、协议实现控制器31，该数据处理芯片还包括存储介质控制器30、存储介质总线接口单元26和与其连接的数据存储单元28，所述存储介质控制器30分别与微处理器21和DMA控制器22连接。所述微处理器21作为本发明数据处理芯片的核心，接收和执行外部指令，控制和协调其它各单元操作。
所述的协议实现控制器31可以是USB协议实现控制器、IEEE1394协议实现控制器、蓝牙协议实现控制器、红外线协议实现控制器、PCMCIA协议实现控制器、UWB协议实现控制器、Zigbee协议实现控制器和/或局域网无线协议实现控制器；所述协议实现控制器31可以是单独存在，也可与微处理器21合二为一，或可直接通过微处理器21实现。
在本发明的数据处理芯片20中，所述微处理器21连接有一内部存储模块25，其中内部存储模块25包括ROM 251和RAM 252这两个部分，其中ROM 251主要存储提供微处理器21运行的、控制整个芯片操作的系统程序和/或应用程序，而RAM 252则作为应用程序运行的缓存，所述的RAM可以选用但不限于SRAM、DRAM、SDRAM、EEPROM、MRAM、FRAM等介质。
所述微处理器21通过总线292与其它各单元建立数据连接，对数据处理芯片20中其它各单元的参数进行配置，包括对DMA控制器22、寄存器23、在线ECC模块24、以及通过存储介质控制器30和存储介质总线接口26实现对数据存储单元28在内的其它各单元的控制，以及根据指令的要求实现数据操作。
所述DMA控制器22连接并受微处理器21控制，通过接受微处理器21指令实现对数据存储单元28的数据快速存储，DMA控制器22进行数据传输是主要通过调用相关的寄存器的参数建立DMA数据传输通道，完成不同DMA传输类型的数据快速传输功能。在DMA控制器22辅助存储下，微处理器21对数据存储单元28的数据存储的速度有极大的提高。
所述DMA控制器22调用的相关参数的寄存器包括DMA控制寄存器、RAM地址寄存器、数据存储单元计数寄存器、数据存储单元地址寄存器、数据存储单元命令寄存器等的默认参数值来完成不同类型的DMA数据传输。所述相关寄存器均设置于寄存器组23中，除前述相关寄存器之外，寄存器组23进一步包括处理器控制寄存器、处理器状态寄存器、处理器地址寄存器、DMA状态寄存器、DMA计数寄存器、外部总线接口单元控制寄存器、外部总线接口单元状态寄存器、外部总线接口单元计数寄存器、ECC控制寄存器、ECC状态寄存器等。
所述的DMA数据传输类型包括但不限于在外部数据和数据存储单元28之间实现数据传输、外部数据和RAM 252之间实现数据传输、RAM252和数据存储单元28之间实现数据传输，以及对数据存储单元28的数据擦除，有关DMA数据传输技术的详细介绍可见于中国专利申请03140023.X文件中。
所述在线ECC模块24主要提供对输入输出数据存储单元28的数据进行编码解码，当微处理器21或DMA控制器22根据外部指令(主机系统或上位机送达)将数据写入至数据存储单元28时，在线ECC模块24将编码ECC代码，而当从数据存储单元28读取数据时，在线ECC模块24则将ECC代码解码，若产生ECC校验错误，在线ECC模块则进行在线纠正。在线ECC模块采用汉明码(Hamming Code)或RS码在线编解码，完成对数据的一位纠错、两位检错功能，这种纠一检二的方式可以校正数据的单位错误，存储器不因单错而中断工作，故其平均无故障时间(MTBF)增大，在确保数据传输的正确性和可靠性同时，提高了数据传输的速度。
所述在线ECC模块进行在线纠错主要通过设置ECC控制寄存器的主要参数ECC_EN实现，其默认值为1，ECC在线检测功能开启，对DMA数据传输过程进行在线检测，当微处理器21将ECC_EN参数值设置为零时，ECC电路24将停止检测。
所述存储介质控制器30是用来控制外部存储介质的读写时序，可以但不限于闪存介质控制器、SDRAM介质控制器、DRAM介质控制器、EPPROM介质控制器、SRAM介质控制器、FRAM介质控制器、MRAM介质控制器、MILLIPEDE介质控制器等，所述存储介质控制器30可以是单独存在，也可与微处理器21合二为一，或可直接通过微处理器21实现。
所述数据存储单元28是数据存储的主要的空间，该数据存储单元28通过存储介质总线接口单元26与存储介质控制器30连接，数据存储单元28主要包括控制译码器282、地址寄存器284，地址译码器286、数据缓冲器287及存储介质阵列288。所述控制译码器282经控制线293连接存储总线接口单元26，接收来自微处理器21的操作命令，并进行编译；所述地址寄存器284经地址线295连接存储总线接口单元26，接收来自微处理器21的数据操作的地址，再经地址译码器286进行译码；数据缓冲器287经数据线297连接存储总线接口单元26，接收来自总线的数据，对写入存储介质阵列288和从存储介质阵列288的数据进行暂存。
所述存储介质总线接口单元26是连接所述数据存储单元与存储介质控制器30的通道，所述存储介质总线接口单元26的接口类型可是串行接口、并行接口、USB接口、IEEE1394接口、I2C接口、SPI接口等。
所述存储介质阵列288是数据处理芯片20实际的存储空间，在本发明的数据处理芯片中存储介质采用闪存介质(Flash Memory)，其它可利用的存储介质包括但不限于SDRAM、DRAM、EPPROM、静态随机存取存储器(SRAM)、铁磁随机存储器/铁电存贮器(FRAM)、磁阻式随机存取存储器(MRAM)、超高密度存储芯片(MILLIPEDE)等。
在本发明的数据处理芯片20中包括微处理器21及DMA控制器22，因而本发明的数据处理芯片的数据传输有两种工作模式，微处理器模式和DMA传输模式，其默认模式是微处理器模式，在此模式下，所需的数据和地址总线均由微处理器21直接控制，实现对数据存储单元28的数据操作。在DMA传输模式，所需的数据和地址总线均由受DMA控制器22控制，实现DMA控制器22与数据存储单元28的数据直接传输。
所述两种工作模式的切换是通过微处理器21设置DMA控制寄存器的相应的参数来实现，该相应的参数主要包括DMA_EN、DMA_DONE、DMA_TYPE、USB_EPT、USE_DEFAULT，其功能和设置详细描述分别如下参数DMA EN主要用于切换操作模式，其默认值为0，即本发明数据处理芯片20默认的操作模式，即处理器模式，由微处理器21对该数据处理芯片1的全部数据线和地址线进行控制，对数据进行操作；当其参数值设置为1时，则切换到DMA模式，即由DMA控制器22对该数据处理芯片1的数据线和地址线进行控制，在数据完成DMA传输后，所述DMA控制器22将该参数值再次设置为0，使得数据处理芯片处于处理器模式下。
参数DMA_DONE主要用于产生微处理器21输入端口的中断信号，其默认值为1。所述微处理器21在设置DMA_EN参数为1时将其清0，使所述微处理器21不产生中断信号输入，在DMA控制器22完成DMA数据传输后，将其设置为1，即产生中断信号通知微处理器21，数据已经完成DMA传输。
参数USB_EPT主要用于指示数据处理芯片20实现DMA传输，其参数值为0时，表示数据从外部输入，当其参数值为1时，则表示数据向外部输出。
参数USE_DEFAULT的参数值从0变为1时，与数据DMA传输相关的寄存器获得默认值，对DMA传输的地址、数据大小进行初始化设置。
参数DMA_TYPE主要用于定义DMA数据传输类型，其数据传输类型可以为多种类型，例如在外部总线接口和数据存储单元28之间实现数据传输、外部总线接口和RAM 252之间实现数据传输、RAM 252和数据存储单元28之间实现数据传输等等，同时还定义一些对存储介质288进行的非DMA数据传输的操作，例如擦除、编程或者其他的命令。
本发明的数据处理芯片20包括有数据处理功能的微处理器21及DMA控制器22，以及具有数据存储功能的数据存储单元28，因而本发明的数据处理芯片20利用半导体集成技术实现了数据处理单元21与数据存储单元28之间的数据传输，有效的提高了数据传输的稳定性与可靠性。
在本发明的数据处理芯片20中，微处理器21和DMA控制器22发送至数据存储单元28的指令，包括控制命令、地址以及数据分别通过控制线293、地址线295以及数据线297直接进入数据存储单元28中各单元进行处理，实现数据存储单元28和微处理器21与DMA控制器22之间并行传输，有效地提高数据在微处理器21(或DMA控制器22)和数据存储单元28传输的速度。
此外，所述数据处理芯片通过协议实现控制器31和外部总线接口连接外部主机系统，提供外部数据输入至数据处理芯片20和从数据处理芯片20输出数据至外部的端口，该部份管脚的数量可根据预定的数据处理芯片20使用接口的性质进行封装，以减少数据处理芯片20的管脚数量，如所述协议实现控制器31支持USB协议和/或IEEE1394协议，则所述数据处理芯片20的管脚应至少包含支持USB协议和/或IEEE1394协议的管脚。
本发明所述数据处理芯片20的一个优化的方式可在数据存储单元28中开辟一相应的存储空间取代内部存储单元25中的RAM 252，用以存储提供微处理器21运行的、控制整个芯片操作的系统程序和/或应用程序，以减少数据处理芯片20内部单元的数量。
请参阅图2，是利用本发明数据处理芯片20制成的移动存储装置200的主要组件示意框图，移动存储装置200包括外部总线接口单元40及数据处理芯片20，该外部总线接口单元40用于移动存储装置200与外部主机系统建立数据连接，提供所述移动存储装置200的数据输入输出的端口，数据处理芯片20用于实现对输入移动存储装置200的数据进行处理，并存储，以及接收外部主机系统的指令，向外部主机系统提供数据。
该移动存储装置200通过在数据处理芯片20的RAM 252固化实现接口标准功能和执行数据读写功能的固化软件，以实现该移动存储装置200的外部总线接口单元40采用如USB接口和/或IEEE1394接口建立与外部主机系统的数据交换。所述移动存储装置200所需的工作电源可以通过外部总线接口单元40从外部主机系统汲取，当然移动存储装置200也可采用自带电源的方式供电。
移动存储装置200的外部总线接口单元40所采用的接口方式不限于USB接口或IEEE1394接口，数据处理芯片20的封装作相应的预留，移动存储装置200的外部总线接口单元40可以使用其它的接口，即可以选自CF、SM、MMC、SD、MS、MD、X-D、PCMCIA接口，还可以包括串行ATA、IDE/SCSI以及HiperLAN、蓝牙、IrDA红外、HomeRF、IEEE802.11x、IEEE802.11a、802.11b、802.11d、802.11.g、802.15、802.16、802.3、RS232、RS485、USB_OTG、UWB、GPIO、UART接口，还可以包括GSM、GPRS、CDMA、2.75G、3G接口和并行接口中的一种或几种；如外部总线接口单元40采用的是无线接口，则所述移动移动存储装置200必须采用自带电源，所述自带电源可以是原电池、可充电电池等等。
请参阅图3，是本发明的移动存储装置200与外部主机系统100连接的原理和系统主要部件的示意方框图，主机系统100其内包括主机控制器110，该主机系统100通过主机控制器110对与主机系统100相连接的移动存储装置200进行数据操作，使该移动存储装置200成为该主机系统100的外部数据存储装置或外部数据存储空间。
所述主机系统100可以是手持式电脑、个人电脑、笔记本电脑、服务器、专用机或其它具备主机功能的主机系统。本发明实现的移动存储装置200也可与其它的外部设备进行连接，实现数据的存储，所述外部设备可以但不限于是读卡器、通讯设备、数码相机、计算机外设或其他专用设备。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
权利要求
1.一种数据处理芯片，包括微处理器(21)，作为整个芯片的控制器，主要控制数据的存取、传输和参数的设置；DMA控制器(22)，接受微处理器的控制，对数据执行快速传输；数据存储单元(28)，用于数据的存储。
2.根据权利要求1所述的数据处理芯片，其特征在于，还包括存储介质总线接口单元(26)，所述存储介质总线接口单元(26)连接数据存储单元(28)和存储介质控制器(30)。
3.根据权利要求2所述的数据处理芯片，其特征在于，所述存储介质总线接口单元(26)的接口类型包括但不限于串行接口、并行接口、USB接口、IEEE1394接口、I2C接口或SPI接口。
4.根据权利要求1所述的数据处理芯片，其特征在于，所述数据存储单元(28)的存储介质类型包括但不限于闪存介质、SDRAM、SDRAM、EPPROM、SRAM、FRAM、MRAM和/或MILLIPEDE。
5.根据权利要求1所述的数据处理芯片，其特征在于，可工作于处理器模式和/或DMA模式。
6.根据权利要求1所述的数据处理芯片，其特征在于，还包括协议实现控制器(31)，所述的协议实现控制器(31)可以是USB协议实现控制器、IEEE1394协议实现控制器、蓝牙协议实现控制器、红外线协议实现控制器、PCMCIA协议实现控制器、UWB协议实现控制器、Zigbee协议实现控制器和/或局域网无线协议实现控制器。
7.一种应用如权利要求1所述数据处理芯片的移动存储装置，其特征在于，至少一数据处理芯片(20)，用于控制与主机系统与所述移动存储装置之间的数据交换；和外部总线接口(40)，用于连接所述数据处理芯片和所述主机系统。
全文摘要
本发明公开了一种数据处理芯片及使用该芯片的移动存储装置，所述的数据处理芯片包括微处理器、通过总线与微处理器相连接的DMA控制器、寄存器、存储介质控制器、存储介质总线接口单元、协议实现控制器，以及通过存储介质总线接口与前述各单元建立数据连接的数据存储单元，所述的数据处理芯片包括数据存储介质和其它控制数据存储的功能部件，使用该芯片的移动存储装置，增加了数据传输的可靠性与稳定性，以及数据存储的安全，且简化外部的硬件电路设计，同时大大降低整个移动存储装置的体积。
文档编号G06F13/38GK1661582SQ20041001552
公开日2005年8月31日 申请日期2004年2月29日 优先权日2004年2月29日
发明者成晓华, 邓国顺, 向锋 申请人:深圳市朗科科技有限公司