专利名称：芯片引脚扩充电路的制作方法
技术领域：
本发明涉及信息设备电子电路，具体涉及一种信息设备中利用GPIO接口实现系统芯片引脚扩充的技术。
背景技术：
目前，随着芯片工艺的不断进步，各种以X86、ARM、MIPS、POWERPC等CPU为内核的SOC(片上系统)芯片，即系统芯片，在信息设备中得到了广泛的使用，由于系统芯片本身的引脚数限制，这些系统芯片对一些引脚提供的数量较少，在设计时不能满足需要。比如这些SOC系统为PCI总线预留的仲裁信号专用脚较少，一般只提供了不超过4对的仲裁脚和中断请求输入脚，设计人员在进行系统设计时会发现这些输入脚远不够用，例如，在一个普通的信息设备中，我们使用一片SOC系统芯片，外围需要扩充以太网、硬盘IDE、USB、WIFI、视频编码、视频解码等功能，并保留几个PCISLOT用于其它功能扩充，需要产生的仲裁信号数量和中断数量远大于SOC提供的专用仲裁脚和专用中断输入脚，在传统设计中，为了扩充仲裁信号和中断通常采用了在外部使用一片PLD或专用PCI扩充芯片进行扩充，这种方式会增加系统成本。
系统芯片中GPIO引脚用于为外围设备提供信号输出和从外围设备输入信号，这种引脚能通过软件提供多用途的输入和输出信号。一般在系统芯片中预留有较丰富的通用GPIO引脚。
发明内容
本发明所要解决的技术问题是，信息设备电路设计中使用系统芯片时某些引脚不够使用，提供一种简单可行且成本低廉的SOC芯片引脚扩充电路及方法。
本发明为解决上述技术问题所采用的技术方案是，利用系统芯片中预留的较丰富的通用GPIO引脚来实现芯片引脚扩充，其中芯片引脚扩充电路包括芯片输入引脚扩充电路、芯片输出引脚扩充电路。
芯片输入引脚扩充电路，包括外围设备、系统芯片，与门电路；外围设备的信号输出端同所述与门电路的一个输入端相连，与门输出端与系统芯片的扩充引脚相连；系统芯片的GPIO引脚连接在所述外围设备的信号输出端与所述与门电路的输入端之间，所述系统芯片的GPIO引脚，用于判断外围设备的信号输出状态。
芯片输入引脚扩充电路如需要扩展的引脚数比较多，可采用2个或2个以上的与门组成与门电路，以2个与门为例与门电路由与门1、与门2组成，与门1的输出端同与门2的一个输入端相连，与门2的输出端与系统芯片的扩充引脚相连，所述与门1、与门2的其它输入端与外围设备的信号输出端相连。
芯片输出引脚扩充电路，包括外围设备、系统芯片，多选一逻辑开关电路；外围设备的信号输入端与多选一逻辑开关电路的输出端相连；多选一逻辑开关电路的输入端与系统芯片的扩充引脚相连；系统芯片的GPIO引脚连接多选一逻辑开关电路的控制端，所述系统芯片的GPIO引脚，用于选择连接信号的外围设备。
芯片输出引脚扩充电路如需要扩展的引脚数比较多，可采用2个或2个以上的多选一逻辑开关组成多选一逻辑开关电路，以2个多选一逻辑开关为例所述多选一逻辑开关电路由多选一逻辑开关1、多选一逻辑开关2组成，多选一逻辑开关1的输入端与多选一逻辑开关2的一个输出端相连，多选一逻辑开关2的输入端与系统芯片的扩充引脚相连，所述多选一逻辑开关1、多选一逻辑开关2的其它输出端与外围设备的信号输入端相连。
本发明的有益效果是，用较低的成本解决了信息设备电路设计中使用SOC芯片时引脚不够使用的问题，简单可靠。
以下结合附图与实施例对本发明做进一步说明。
图1为实施例1使用1个四输入与门配合GPIO引脚实现扩充中断请求引脚的电路；图2为实施例2中使用多个四输入与门配合GPIO引脚实现扩充中断请求引脚的电路；图3为实施例3中使用1个四输入与门配合GPIO引脚实现扩充仲裁请求引脚的电路；图4为实施例3中使用1个四选一的逻辑开关电路配合GPIO引脚实现扩充仲裁应答引脚的电路；
图5为实施例4中使用2个四输入与门配合GPIO引脚实现扩充仲裁请求引脚的电路；图6为实施例4中使用2个四选一的逻辑开关电路配合GPIO引脚实现扩充仲裁应答引脚的电路。
具体实施例方式
实施例1在需要扩充的中断请求引脚数小于4个时，可以使用一个四输入与门配合GPIO引脚实现中断请求引脚的扩充，系统芯片的中断请求引脚属于芯片输入引脚，扩充中断请求引脚的电路如图1所示系统芯片的中断请求引脚(INTA)与四输入与门的输出端相连；四输入与门的四个输入端分别与4个外围设备的中断请求信号输出端(INT1、INT2、INT3、INT4)相连，系统芯片的4个GPIO引脚(GPIO1、GPIO2、GPIO3、GPIO4)连接在外围设备的中断请求信号输出端和与门的输入端之间。
实现的原理在正常情况下，外围设备的中断信号输出端未产生中断，INT1至INT4引脚输入为高电平，则输入到系统芯片的INTA也为高电平，未有中断产生，系统芯片运行主程序；当有一个外围设备产生中断请求时，INT1至INT4上有引脚为低电平，则与门的输出INTA为低电平，系统芯片检测到有中断请求，但此时系统芯片还不能确定是哪一个设备需要进行中断处理，通过预先设定的程序，系统芯片会马上扫描GPIO1至GPIO4通用引脚的电平，可以进一步确定是哪一个外围设备产生的中断请求，从而完成相应的中断程序处理。
实施例2图2给出了当需扩充的中断请求引脚数大于4个时的电路实现方法，即采用多个与门(与门1至与门n)组成的与门电路与门1的输出端同与门2的一个输入端相连，与门2输出端同与门3的一个输入端相连，依此类推到与门n，与门n的输出端与系统芯片的INTA相连；与门1的4个输入端分别与外围设备的INT1至INT4引脚相连；与门2的其它3个输入端与外围设备的INT5至INT7引脚相连；同理，与门n的其它3个输入端与外围设备的INTn-2至INTn引脚相连；每一个外围设备的INT引脚对应一个系统芯片的GPIO引脚，即本实施例有n个GPIO引脚连接在外围设备的中断信号输出端和与门的输入端之间。
只要SOC芯片有足够使用的GPIO引脚，就可以扩展相应多的中断数量，其实现原理与实施例1的描述相同。
实施例3在需要扩充的仲裁请求引脚数小于4个时，可以使用一个四输入与门配合GPIO引脚实现仲裁请求引脚的扩充，系统芯片的仲裁请求引脚属于芯片输入引脚，具体电路如图3所示系统芯片的仲裁请求引脚(REQA)与四输入与门的输出端相连；四输入与门的四个输入端分别与4个外围设备的仲裁请求输出端(REQ1、REQ2、REQ3、REQ4)相连，系统芯片的4个GPIO引脚(GPIO1、GPIO2、GPIO3、GPIO4)连接在外围设备的仲裁请求输出端和与门的输入端之间。
系统芯片的仲裁响应引脚(GNTA)属于芯片输出引脚，具体电路如图4所示，使用一个四选一的逻辑开关配合GPIO通用引脚实现仲裁响应引脚的扩充外围设备的仲裁响应端(GNT1、GNT2、GNT3、GNT4)与四选一逻辑开关的4个输出端相连；四选一逻辑开关的输入端与系统芯片的GNTA引脚相连；系统芯片的GPIO5、GPIO6引脚连接四选一逻辑开关电路的2个控制端，用于选择连接信号的外围设备。
实现的原理在正常情况下，外围设备的仲裁请求输出端REQ1-REQ4未产生仲裁请求信号时，REQ1至REQ4引脚输出为高电平，则输入到系统芯片的REQA也为高电平，即未有仲裁请求产生；当有一个外围设备产生仲裁请求时，REQ1至REQ4上有某个引脚为低电平，则与门的输出REQA为低电平，系统芯片的REQA引脚检测到有仲裁请求，但此时系统不能确定是哪一个外围设备输出的仲裁请求，通过预先设定的程序，系统芯片会马上扫描GPIO1至GPIO4引脚的电平，从而可以进一步确定是哪一个设备产生的仲裁请求，一但判定是哪个设备产生的中断请求，系统将在合适的时候做出仲裁允许应答，系统芯片通过GNTA引脚输出低电平信号，配合GPIO5和GPIO6两根选择信号，通过四选一的逻辑开关将仲裁允许应答信号传送给前面产生仲裁请求的外围设备的GNT端。
实施例4为了扩充更多的仲裁信号，可采用多个四输入与门和四选一的逻辑开关，配合GPIO引脚实现仲裁引脚的扩充。
本实施例采用2个四输入与门(与门1、与门2)组成的与门电路，配合GPIO引脚来实现系统芯片的仲裁请求引脚的扩充，如图2所示外围设备的7个仲裁请求输出端(REQ1至REQ7)分别连接在与门1的4个输入端(REQ1至REQ4)和与门2的3个输入端(REQ5至REQ7)上；与门2的另一个输入端同与门1的输出端相连，与门2的输出端与系统芯片的REQA引脚相连；每一个外围设备的REQ引脚对应一个系统芯片的GPIO引脚，即本实施例7个REQ引脚对应GPIO1至GPIO7引脚。
采用2个四选一的逻辑开关(四选一的逻辑开关1、四选一的逻辑开关2)组成的逻辑开关电路，配合GPIO引脚来实现系统芯片的仲裁响应引脚的扩充，如图6所示外围设备的7个仲裁响应输入端(GNT1至GNT7)分别连接在四选一的逻辑开关1的4个输出端(GNT4至GNT7)和四选一的逻辑开关2的3个输出端(GNT1至GNT3)上；四选一的逻辑开关2的另一个输出端同四选一的逻辑开关1的输入端相连，四选一的逻辑开关2的输出端与系统芯片的GNTA引脚相连；系统芯片的GPIO8、GPIO9引脚分别与四选一的逻辑开关2的2个控制端相连，系统芯片的GPIO10、GPIO11引脚分别与四选一的逻辑开关1的2个控制端相连。
其实现原理与实施3相同。
权利要求
1.芯片输入引脚扩充电路，其特征在于，包括外围设备、系统芯片，与门电路；外围设备的信号输出端同所述与门电路的一个输入端相连，与门输出端与系统芯片的扩充引脚相连；系统芯片的GPIO引脚连接在所述外围设备的信号输出端与所述与门电路的输入端之间，所述系统芯片的GPIO引脚，用于判断外围设备的信号输出状态。
2.如权利要求1所述的芯片输入引脚扩充电路，其特征在于，所述与门电路由与门1、与门2组成，与门1的输出端同与门2的一个输入端相连，与门2的输出端与系统芯片的扩充引脚相连，所述与门1、与门2的其它输入端与外围设备的信号输出端相连。
3.如权利要求1或2所述芯片输入引脚扩充电路，其特征在于，所述与门电路由四输入与门构成。
4.芯片输出引脚扩充电路，其特征在于，包括外围设备、系统芯片，多选一逻辑开关电路；外围设备的信号输入端与多选一逻辑开关电路的输出端相连；多选一逻辑开关电路的输入端与系统芯片的扩充引脚相连；系统芯片的GPIO引脚连接多选一逻辑开关电路的控制端，所述系统芯片的GPIO引脚，用于选择接信号的外围设备。
5.如权利要求4所述的芯片输出引脚扩充电路，其特征在于，所述多选一逻辑开关电路由多选一逻辑开关1、多选一逻辑开关2组成，多选一逻辑开关1的输入端与多选一逻辑开关2的一个输出端相连，多选一逻辑开关2的输入端与系统芯片的扩充引脚相连，所述多选一逻辑开关1、多选一逻辑开关2的其它输出端与外围设备的信号输入端相连。
6.如权利要求4或5所述芯片输出引脚扩充电路，其特征在于，所述多选一逻辑开关电路由四选一逻辑开关构成。
全文摘要
本发明涉及信息设备电子电路，提供一种芯片引脚扩充电路，采用的技术方案是芯片输入引脚扩充电路，包括外围设备、系统芯片，与门电路；外围设备的信号输出端同所述与门电路的一个输入端相连，与门输出端与系统芯片的扩充引脚相连；系统芯片的GPIO引脚连接在所述外围设备的信号输出端与所述与门电路的输入端之间；芯片输出引脚扩充电路，包括外围设备、系统芯片，多选一逻辑开关电路；外围设备的信号输入端与多选一逻辑开关电路的输出端相连；多选一逻辑开关电路的输入端与系统芯片的扩充引脚相连；系统芯片的GPIO引脚连接多选一逻辑开关电路的控制端。本发明的有益效果是，用较低的成本扩充芯片引脚，简单可靠。
文档编号G06F13/40GK1920805SQ200610021838
公开日2007年2月28日 申请日期2006年9月13日 优先权日2006年9月13日
发明者付其 申请人:四川长虹电器股份有限公司