半导体装置的制作方法

专利名称：半导体装置的制作方法
技术领域：
本发明涉及一种用做IC芯片(下文中也称为"ID芯片")的半导体装置，藉此所 需要的数据可以存储在其中的存储器电路或者数据可以利用诸如无线通信的不接触方法 被读取。具体而言，本发明涉及形成于例如玻璃和塑料的绝缘衬底上用做ID芯片的半导体装置。
背景技术：
根据计算机技术的发展以及图像识别技术的改进，使用例如条形码的介质的数据 识别已经得到广泛使用，例如用于商品的数据识别。未来预期需要处理更大数量的数据识 别。然而，使用条形码的数据读取等的缺点为，条形码读取器需要接触条形码且存储于条形 码中的数据量不是很大。因此需要无接触的数据识别和增大介质的存储器容量。
响应于这种需求，近年来已经发展了使用IC的ID芯片。ID芯片将所需要的数据 存储在IC芯片内的存储器电路内，并该数据通过无接触方法被读出，这种无接触方法通常 为无线方法。预计当ID芯片投入使用时，商品销售等将变得更简单，其成本降低，且可以提 供高的安全性。 参照图4描述使用ID芯片的个体识别系统的概述。图4说明了用于无接触地获 得袋子的个体数据的个体识别系统的概述。存储具体个体数据的ID芯片401附着或者嵌 入袋子404。无线电波从询问器(也称为读写器)403的天线单元402发送到ID芯片。在 接收无线电波时，ID芯片401将其个体数据往回发送到天线单元402。天线单元402将个 体数据发送到询问器以识别该个体数据。按照该方式，询问器403可以得到袋子404的数 据。此外，该系统可以实现实体分配管理、计数、排除赝品等。 这种ID芯片技术的一个示例示于图2。用于ID芯片的半导体装置200包括天线 电路201、整流器电路202、稳定电源电路203、放大器208、解调电路213、逻辑电路209、存 储器控制电路212、存储器电路211、逻辑电路207、放大器206、和调制电路205。此外，天 线电路201包括天线线圈301和调谐电容器302 (图3A)。整流器电路202包括二极管303 和304和平滑电容器305 (图3B)。除了天线电路201之外的部分称为信号处理电路214。
下面描述ID芯片的工作。由天线电路201接收的交流信号被二极管303和304半 波整流且随后被平滑电容器305平滑。包含多个波纹的平滑电压被稳定电源电路203稳定， 且该稳定电压供给到解调电路213、放大器206、逻辑电路207、放大器208、逻辑电路209、存 储器电路211、和存储器控制电路212。另一方面，由天线电路201接收的信号作为时钟信 号通过放大器208输入到逻辑电路209。此外，从该天线输入的信号被解调电路213解调并 作为数据输入到逻辑电路209。 输入数据在逻辑电路209内被解码。询问器发送编码了变形镜象代码 (deformation mirror code) 、 NRZ-L代码等的数据，且该数据被逻辑电路209解码。解码 数据发送到存储器控制电路212，存储于存储器电路211内的数据由此被读出。存储器电路 212必须为即使在电源断开时仍能存储数据的非易失性存储器电路，且掩模R0M等被采用。所存储的内容为例如16字节的数据(见图12)，其包括用于表示ID芯片的系列的4个字节
的家庭代码、4个字节的应用代码、以及由用户设定的两种4个字节的用户代码。 发送/接收信号可以采用满足IS0标准等的125kHz、 13. 56MHz、915MHz、2. 45GHz
等。此外，发送/接收中的调制和解调系统被标准化。专利文献1为这种ID芯片的示例。[专利文献1] 日本专利公报No. 2001-250393。

发明内容
上述用于ID芯片的传统半导体装置具有如下问题。对于ID芯片附着到商品的情 形，ID芯片对询问器有响应，即使消费者已经购买了该商品；因此消费者所购买的物品将 为第三者知道，消费者的隐私无法得到保护。此外，使用该ID芯片的例如护照的证件由于 到期等原因失效之后，通过重写数据而可能被滥用。因此需要一种在结束其任务和到期之 后能够停止工作的ID芯片。 鉴于前述问题，本发明提供了一种用做ID芯片且到期时能够停止工作的半导体 装置。 根据本发明，在用于ID芯片的半导体装置内提供熔丝或者反熔丝，且在熔丝熔化
或者反熔丝短路之后该ID芯片的功能被限制。该熔丝可以通过特定的信号处理而被熔化，
该反熔丝可以通过特定的信号处理而被短路，由此数据不被读出或者写入。 本发明的一个方面包括天线电路、电压检测电路、电流放大器电路、信号处理电
路、以及具有第一端子与第二端子的熔丝。天线电路通过至少该熔丝而电连接到信号处理
电路，电压检测电路电连接到该天线电路。电流放大器电路连接到电压检测电路和熔丝的
第二端子，信号处理电路连接到熔丝的第二端子。 在上述配置中，信号处理电路可包括整流器电路和调制电路。 在上述配置中，电压检测电路可包括二极管。 在上述配置中，电压检测电路可包括比较器。 在上述配置中，电流放大器电路可包括电流反射镜电路。 在上述配置中，通过流入过量电流，组成该熔丝的熔丝元件可以熔化。 在上述配置中，该熔丝元件可以是金属布线或者半导体薄膜。 本发明的一个方面包括衬底上的天线电路、信号处理电路、以及反熔丝。天线电路 的输出连接到信号处理电路和反熔丝。 在上述配置中，信号处理电路可包括整流器电路和调制电路。 在上述配置中，通过施加过量电压，组成该反熔丝的反熔丝元件可以使绝缘膜短 路。注意，可以由一对导电层和插入于该对导电层之间的绝缘膜组成该反熔丝元件。
在上述配置中，组成该反熔丝的反熔丝元件包括二极管，且通过施加过量电压可 以使该二极管的结部分短路。注意，该反熔丝元件可以是该二极管且该二极管可具有该结 部分。 在上述配置中，信号处理电路可以形成于玻璃衬底上。
在上述配置中，信号处理电路可以形成于塑料衬底上。
在上述配置中，信号处理电路可以形成于绝缘膜上。
在上述配置中，天线电路可设置于信号处理电路上或者部分设置于信号处理电路 上。 注意，这里的熔丝是指当流入过量电流时被熔化以断开电路的熔丝元件；与熔丝 相反，反熔丝是指当施加过量电压时变为导电的反熔丝元件。 通过如本发明提供熔丝或反熔丝，可以得到在失效之后停止工作的ID芯片。按照 该方式，在失效之后该ID芯片的数据无法读出，消费者的隐私可以得到保护。此外，可以防 止证件等在到期之后被滥用。


图1为示出了本发明的半导体装置的配置的方框图。 图2为示出了传统半导体装置的配置的方框图。 图3A和3B为示出了传统半导体装置的配置的方框图。 图4为示出了 RF标签系统的纵览。 图5为示出了使用电流反射镜电路的实施例的图示。 图6A和6B为分别示出了熔丝元件的结构的图示。 图7为示出了使用比较器电路的实施例的图示。 图8为示出了使用电容性反熔丝元件的实施例模式的图示。 图9为示出了使用二极管反熔丝元件的实施例模式的图示。 图10A至10E为分别示出了本发明的天线的实施例的图示。 图IIA至IIC为示出了本发明的天线的实施例的图示。 图12为示出了存储于存储器电路中的数据的示例的图示。 图13为示出了电容性反熔丝元件的结构的视图。 图14为示出了二极管反熔丝元件的结构的视图。 图15为处于本发明的步骤的剖面视图。 图16A和16B为分别处于本发明的步骤的剖面视图。 图17A和17B为分别处于本发明的步骤的剖面视图。 图18A至18H为示出了本发明的应用的视图。 图19为根据本发明的TFT的布置的图示。 图20为示出了本发明的比较器电路的示例的图示。 图21A和21B为与保护层组合的本发明的半导体装置的图示。 图22A至22E为分别处于本发明的步骤的剖面视图。 图23F至231为分别处于本发明的步骤的剖面视图。 图24A和24B为处于本发明的步骤的剖面视图。 图25为说明使用本发明的袋子的视图。 图26A和26B为分别说明使用本发明的证件的视图。 图27为说明使用本发明的食品控制的视图。 图28A和28B为说明使用本发明的实体分配管理的视图。 图29为说明采用使用本发明的IC卡支付的视图。
具体实施例方式
尽管参照附图通过实施例模式和实施例将全面地描述本发明，但是应该理解，各 种变化和修正对于本领域技术人员而言是显而易见的。因此，除非这些变化和修正背离本 发明的范围，否则应该认为其落在本发明的范围之内。注意，在附图中使用相同的参考数字 表示相同部分或者具有相同功能的部分，并省略了对其详细描述。 图1示出了本发明的第一实施例模式。用于ID芯片的半导体装置100包括天线 电路101、电压检测电路102、电流放大器电路103、信号处理电路104、以及熔丝105。注意， 天线电路101可以与图3A所示天线电路相似。信号处理电路104类似于图2所示的为传
统技术的信号处理电路。在本实施例模式中，尽管天线电路形成于半导体装置ioo上，但本
发明不限于此，天线电路可以从外部连接到半导体装置。 下面描述ID芯片的工作。从询问器接收的信号通常从天线电路101发送到信号 处理电路104而被解调。然而，在图1中，电压检测电路102、电流放大器电路103、和熔丝 105另外设置于天线电路101和信号处理电路104之间。由天线电路102接收的信号被输 入电压检测电路102。接着，如果施加的电压大于特定的阈值电压，则电压检测电路102输 出检测信号，该检测信号输入至电流放大器电路103 。电流放大器电路103在输入了该检测 信号时，从电源端子供给大电流。熔丝105设置于电源路径内，当大电流流过该路径时熔丝 由于自身加热而熔化。 如果熔丝105熔化，则电源不被供给到信号处理电路104。因此在该熔化之后，半 导体装置100丧失其ID芯片的功能。按照该方式，在ID芯片的功能结束之后，例如消费者 完成购买时或者证件到期之后，通过对天线施加大得足以使熔丝105熔化的信号，根据本 实施例模式中的半导体装置，消费者的隐私可以得到保护或者证件在失效之后的滥用可以 得以阻止。 图8示出了本发明的第二实施例模式。在该实施例模式中，反熔丝电容器802连 接在天线电路801和信号处理电路803之间。当高电压施加到天线电路801时，所述高电 压还施加到反熔丝电容器802。当电压高于反熔丝电容器802的耐压时反熔丝电容器802 被短路。 如果反熔丝电容器802被短路，则电源不被供给到信号处理电路803。因此，在该 短路之后，半导体装置800丧失其ID芯片的功能。按照该方式，在ID芯片的功能结束之
后，例如消费者完成购买时或者证件到期之后，通过对天线施加大得足以使反熔丝电容器 802短路的信号，根据本实施例模式中的半导体装置，消费者的隐私可以得到保护或者证件 在失效之后的滥用可以得以阻止。 图9示出了本发明的第三实施例模式。在该实施例模式中，反熔丝二极管902连 接在天线电路901和信号处理电路903之间。当高电压施加到天线电路901时，该高电压 还施加到反熔丝二极管902。当电压高于反熔丝二极管902的耐压时反熔丝二极管902被 短路。 如果反熔丝二极管902被短路，则电源不被供给到信号处理电路903。因此，在该 短路之后，半导体装置900丧失其ID芯片的功能。按照该方式，在ID芯片的功能结束之
后，例如消费者完成购买时或者证件到期之后，通过对天线施加大得足以使反熔丝二极管 902短路的信号，根据本实施例模式中的半导体装置，消费者的隐私可以得到保护或者证件在失效之后的滥用可以得以阻止。
[实施例1] 参照图6A描述熔丝元件的示例。通过熔化其金属布线而使用图6A所示熔丝元件。 薄丝熔化部分603设置于电极601和电极602之间，将两个电极相互连接。该熔丝元件将 布线606和布线607相互连接。图6A的示例中，熔丝元件和布线通过形成于绝缘膜内的接 触孔604或605而连接。作为布线材料，可以采用形成薄膜晶体管(以下称为TFT)的用于 栅电极的材料或者用于源/漏电极的材料。为了在更小热产生情况下熔化，布线的宽度制 成尽可能窄，且优选地为lym以下。 接着，参照图6B描述使用TFT的岛状半导体区域的熔丝元件。图6B所示熔丝元 件具有位于电极608和电极609之间以将两个电极相互连接的熔化部分610。使用半导体 形成电极608、电极609和熔化部分610。优选地将大量的N型或者P型杂质添加到流过大 量电流的该半导体，从而抑制其电阻值。为了在更小热产生情况下熔化，布线的宽度制成尽 可能窄，且优选地为lym以下。 图13示出了使用电容器的反熔丝的结构。该反熔丝用做电容器，在初始阶段对于
直流是开路的。通过施加高的电压，其两个端子都被短路。在该反熔丝元件中，第一导电层
1301和第二导电层1303设置于绝缘膜1302的两侧上，通过在两个导电层之间施加高电压
击穿该绝缘膜而使该绝缘膜短路。根据本实施例，可以实施前述第二实施例模式。 图14所示反熔丝元件使用二极管。在初始阶段，反熔丝元件被施加反向偏压，对
于直流而言是开路的。通过施加高电压，其两个端子都被短路。通过在连接到N型杂质区
域1401的阴极1404和连接到P型杂质区域1403的阳极1406之间施加高电压，击穿栅极
1405下方的I型区域1402，由此使反熔丝元件短路。根据本实施例，可以实施前述第三实
施例模式。[实施例2] 在图5所示半导体装置中，由二极管506配置形成电压检测电路502，由TFT 505 和TFT 508配置形成电流放大器电路503。 TFT 505和TFT 508组成电流反射镜电路。下 面描述其工作。由天线电路501接收的信号输入到电压检测电路502。 二极管506施加了 反向偏压，在电压小于其击穿电压时无电流流过。当接收信号超过击穿电压时，电流流过二 极管506。 通过将TFT 508的栅极宽度设计为TFT 505栅极宽度的n倍，为流到二极管506 的电流n倍的电流流到TFT 508。通过尽可能地增大n值，TFT 508的漏极电流可以增大且 熔丝507可以被熔化。 按照该方式，通过向天线电路501供给大信号，电源或者信号无法被供给到信号 处理电路504。于是，半导体装置500无法起到ID芯片的功能。
[实施例3] 图7为使用比较器的实施例，其中由电阻器706和707、比较器709、电压源708配 置形成电压检测电路702。输入到天线电路701的信号被输入到电阻器706。电阻器706连 接到电阻器707和比较器709的非反相端子，天线电路701的信号被电阻器706和电阻器 707分压。另一方面，比较器709的反相输入端子被输入电压源708，使得电压源708的电 势与通过电阻器706和707得到的电势相互比较。当由电阻器706和707得到的电势超过电压源708的电势时，TFT 710工作以流过其漏极电流。TFT 710起着电流放大器电路703 的功能。如果TFT710的漏极电流大，熔丝705可以被熔化。 按照该方式，通过向天线电路701供给大信号，电源或者信号无法被供给到信号 处理电路704。于是，半导体装置700无法起到ID芯片的功能。
[实施例4] 参照图20描述比较器电路的示例。比较器电路由差分电路和电流反射镜电路组 成。由晶体管2205、晶体管2206、以及电流源电阻器2204配置形成差分电路。由晶体管 2207和2208配置形成电流反射镜电路。 当连接到电阻器2201和2202的晶体管2205的栅极电势高于连接到电源2203的 晶体管2206的栅极电势时，流到晶体管2206的电流量变得大于流到晶体管2205的电流 量，导致晶体管2209的栅极电势增大。因此，电流流到输出端子2210。这里，如果晶体管 2209的尺寸足够大且熔丝连接到输出端子2210，则熔丝可以被晶体管2209的输出电流熔 化。按照该方式，根据本实施例，可以实施前述第一实施例模式。本发明中使用的比较器电 路不限于此，还可以使用其他类型的电路。
[实施例5] 参照图15描述在绝缘衬底上同时制造存储器元件以及用于例如解码器、选择器、 写入电路、和读取电路的逻辑电路部分的TFT的方法。注意，在本实施例中描述具有浮栅的 n沟道存储器元件、n沟道TFT和p沟道TFT作为半导体元件的示例，但是本发明的存储器 部分和逻辑电路部分中包含的半导体元件不限于此。此外，该制造方法仅仅是示范性的，并 不局限于绝缘衬底上的制造方法。 首先，使用例如氧化硅膜、氮化硅膜、或者氮氧化硅膜的绝缘膜在绝缘衬底3000 上形成基底膜3001和3002。例如，依次形成厚度为10至200nm的氮化硅膜作为基底膜 3001，形成厚度为50至200nm的氧化硅膜作为基底膜3002。此外，可以在该氧化硅膜上形 成厚度为1至5nm的氮化硅膜。 通过激光或者热退火使具有非晶结构的半导体膜晶化，采用由此得到的结晶半导 体膜形成岛状半导体层3003至3005。这些岛状半导体层3003至3005均形成厚度为25至 80nm。结晶半导体膜的材料没有具体限制，然而硅或者锗硅(SiGe)是优选的。
这里，可以实施提供交叠区域的工艺，以提取用于存储器元件的TFT的岛状半导 体层3003的源极区域或者漏极区域一侧上的电荷。 接着，形成栅极绝缘膜3006以覆盖岛状半导体层3003至3005。通过等离子体CVD 或者溅射使用含硅的绝缘膜形成厚度为10至80nm的栅极绝缘膜3006。具体而言，对于要 求通过热电子注入进行写入并保持电荷的OTP型非易失性存储器的情形，栅极绝缘膜优选 地形成为40至80nm的厚度，由此不容易流过隧道电流。 接着，第一导电层3007至3009形成于栅极绝缘膜3006上，并除了将成为浮栅电 极的区域和将成为正常TFT的栅电极区域之外的区域通过腐蚀被除去。
接着，形成第二栅极绝缘膜3010。通过等离子体CVD或者溅射使用包含硅的绝缘 膜形成厚度为10至80nm的第二栅极绝缘膜3010。除了将形成存储器元件的区域之外，第 二栅极绝缘膜3010通过腐蚀被除去。 随后，形成第二导电层3011至3013 ;第一导电层3007、第二栅极绝缘膜3010、和第二导电层3011的叠层(存储器元件)，第一导电层3008和第二导电层3012的叠层(正常TFT)，以及第一导电层3009和第二导电层3013的叠层(正常TFT) —起被腐蚀以形成存储器元件的浮栅电极和控制栅电极以及正常TFT的栅电极。 在本实施例中，使用氮化钛形成厚度为50至lOOnm的第一导电层3007至3009，使用钨形成厚度为100至300nm的第二导电层3011至3013，但是各个导电层的材料没有具体限制。还可以使用选自Ta、W、Ti、Mo、Al、Cu等的元素，包含前述元素为主要成分的合金材料或者化合物材料。 接着，实施掺杂，以向用于存储器元件的TFT赋予n型导电性，由此形成第一杂质区域3014和3015。接着，实施掺杂，以向用于逻辑电路部分的p沟道TFT赋予p型导电性，由此形成第二杂质区域3016和3017。接着，实施掺杂，以赋予n型导电性以形成用于逻辑电路部分的n沟道TFT的低浓度杂质(LDD)区域，由此形成第三杂质区域3018和3019。之后，形成侧壁3020和3021，并实施掺杂以向用于逻辑电路部分的n沟道TFT赋予n型导电性，由此形成第四杂质区域3022和3023。可以通过离子掺杂(杂质离子未被质量分离)或者离子注入(杂质离子被质量分离)实施这些掺杂，藉此用于控制价电子的杂质离子在电场内被加速并添加到半导体层。通过前述步骤，在各个岛状半导体层内形成杂质区域。
随后，使用氮氧化硅膜形成第一层间绝缘膜3024。第一层间绝缘膜3024形成为10至80nm的厚度，近似等于栅极绝缘膜3006的厚度。接着，通过扩散包含于氮氧化硅膜内的氢，实施氢化该岛状半导体层的步骤。例如采用快速热退火通过加热到450至65(TC而实施该氢化内的热处理。该氢化步骤还可以激活添加到各个岛状半导体层内的杂质元素。
接着，使用例如丙烯酸的有机绝缘材料形成第二层间绝缘膜3025。此外，第二层间绝缘膜3025可以使用无机材料，而不是使用有机绝缘材料。无机材料可使用无机Si02，由等离子体CVD、 SOG(旋涂玻璃；涂敷氧化硅膜)等形成的Si02等。在形成该两个层间绝缘膜之后执行用于形成接触孔的腐蚀步骤。 随后，电极3026和3027形成为接触存储器部分内岛状半导体层的源极区域和漏极区域。在逻辑电路部分中还形成电极3028到3030。 按照该方式，可以在相同衬底上形成包括具有浮栅的n沟道存储器元件的存储器部分以及包括具有LDD结构的n沟道TFT与具有单漏极结构的p沟道TFT的逻辑电路部分。
在本实施例中，还参照图16A至17B描述形成存储器部分和逻辑电路部分且随后将其转移到柔性衬底的制造方法。注意，以具有浮栅、n沟道TFT和p沟道TFT的n沟道存储器元件为示例，但是本发明的存储器部分和逻辑电路部分中包含的半导体元件不限于此。此外，该制造方法仅仅为示例，但是并不限制在绝缘衬底上的制造方法。
剥离层4000形成于绝缘衬底3000上。可以使用包含硅为主要成分的层，例如非晶硅、多晶硅、单晶硅、和微晶硅(包括半非晶硅)形成该剥离层4000。可以通过溅射、等离子体CVD等形成剥离层4000。在本实施例中，通过溅射形成厚度约为500nm的非晶硅膜作为剥离层4000。接着，根据上述制造步骤形成如图15所示的存储器部分和逻辑电路部分。
接着，第三层间绝缘膜4001形成于第二层间绝缘膜3025上，并形成焊盘4002至4005。可以使用包含例如Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W、和Al的一种或者多种金属或者其金属化合物的导电材料形成焊盘4002至4005。 随后，在第三层间绝缘膜4001上形成保护层4006以覆盖焊盘4002至4005。使用在通过腐蚀除去剥离层4000时能够保护焊盘4002至4005的材料形成保护层4006。例如，可以通过将可以溶解于水或乙醇的环氧树脂基、丙烯酸酯基或者硅基树脂涂敷到整个表面，以形成保护层4006 (图16A)。 接着，形成用于分离剥离层4000的凹槽4007(见图16B)。可以形成凹槽4007以至少暴露剥离层4000。可以通过腐蚀、切割、划片等形成凹槽4007。 接着，通过腐蚀除去剥离层4000(见图17A)。在本实施例中，卤素氟化物作为腐蚀气体，其被引入穿过凹槽4007。在本实施例中，例如使用C1F"三氟化氯)在35(TC、流速为300sccm、压力为800Pa(6Torr)下执行腐蚀3小时。此外，还可以使用与氮气混合的Cl&气体。通过使用例如C1F3的卤素氟化物，剥离层4000被选择性地腐蚀以从绝缘衬底3000剥离。注意，卤素氟化物可以是气体或者液体。 接着，使用粘合剂4008将剥离的存储器部分和逻辑电路部分附着到支持基底4009 (见图17B)。粘合剂4008使用可以将支持基底4009和基底膜3001相互粘合的材料。例如，粘合剂4008可以使用各种固化粘合剂，诸如反应固化粘合剂、热固化粘合剂、例如紫外固化粘合剂的光学固化粘合剂、以及厌氧粘合剂。 支持基底4009可以使用例如柔性的纸或塑料的有机材料。备选地，支持基底4009
可以使用柔性无机材料。通过粘合厚度为0. 1至0. 5mm的玻璃板与厚度约为10至100 y m
的有机树脂膜，还可以由无机材料和有机材料的复合物形成支持基底4009。支持基底4009
优选地具有约2至30W/mK的高热导率，用于散逸在集成电路内产生的热量。 注意，除了如本实施例所述通过腐蚀硅膜之外，还可以通过各种方法从绝缘衬底
3000剥离包含存储器部分和逻辑电路部分的该集成电路。例如，在具有高热阻的衬底与
该集成电路之间提供金属氧化物膜，通过晶化时该金属氧化物膜变得脆弱以剥离该集成电
路。此外，例如通过激光辐射使剥离层断裂，由此从衬底剥离该集成电路。此外，例如通过
机械地除去其上形成了集成电路的衬底或者通过使用溶液或气体进行除去，可以从衬底剥
离该集成电路。 对于对象具有弯曲表面且因此ID芯片所附着到的支撑基底被弯折以具有沿着锥面、柱面等的母线的曲率，优选地母线的方向和TFT载体移动的方向相同。采用前述结构，可以防止支撑基底弯折时TFT的特性受到影响。此外，通过将该岛状半导体膜形成为占据集成电路面积的1至30%，则可以进一步防止支撑基底弯折时TFT的特性受到影响。该实施例可以与前述实施例模式和其他实施例组合实施。
[实施例6] 参照图21A和21B描述通过剥离工艺形成柔性ID标签的示例。ID芯片由柔性保护层2301和2303以及通过剥离工艺形成的ID芯片2302构成。在本实施例中，天线2304不形成于ID芯片2302上而是形成于保护层2303上，并电连接到ID芯片2302。在图21A中，天线仅形成于柔性保护层2302上，但是该天线也可以形成于柔性保护层2301上。优选使用银、铜、或者电镀了这些金属的金属形成该天线。使用各向异性导电膜通过紫外处理连接ID芯片2302和该天线，但是本发明不限于该连接方法。 图21B示出了图21A的剖面图。ID芯片2302厚度为5iim以下，期望为0. l至3 ii m。此外，如果保护层2301和2303的叠层厚度为d，则保护层2301和2303的厚度均优选为(d/2) 士30iim，更优选为(d/2) 士10iim。保护层2301和2303的厚度优选为10至200iim。 ID芯片2302的面积为5平方毫米以下，优选地为0. 3至4平方毫米。保护层2301和2303均由有机树脂材料形成，并具有呈现高抗弯折性的结构。由
于与单晶半导体相比，通过剥离工艺形成的ID芯片2302本身也呈现高的抗弯折性，其可以
紧密地附着到保护层2301和2303。被保护层2301和2303围绕的ID芯片可设置于另一个
对象的表面上或者其内部。备选地，可以嵌入纸内。[实施例7] 参照图19描述ID芯片附着到弯曲表面的情形，即TFT与ID芯片弯曲方向垂直地布置的情形。图19的ID芯片包含的TFT沿电流方向150的方向布置，即，其漏电极151、栅电极152和源电极153线性布置以抑制压力的影响。采用这种布置，可以抑制TFT的特性的变化。此外，形成该TFT的晶体沿电流的方向150对准。通过使用CWLC等形成晶体，S值可以为O. 35V/dec以下(优选地为O. 09至0. 25V/dec)，且迁移率为100cm7Vs以上。对于使用这种TFT形成19级环形振荡器的情形，电源电压为3至5V时，其振荡频率为lMHz以上，且优选地为100腿z以上。电源电压为3至5V时，反相器的一级延迟时间为26ns，优选地为0. 26ns以下。 此外，期望例如TFT的有源元件的有源区域(硅岛部分)占据总面积的5至50%，从而不使该有源元件由于应力而断裂。在不存在例如TFT的有源元件的区域内，主要提供基底绝缘材料、层间绝缘材料和布线材料。优选地除了 TFT的有源区域之外的面积为总面积的60%以上。有源元件的有源区域厚度为20至200nm，通常为40至170nm，优选地为45至55nm或者145至155nm。
[实施例8] 在本实施例中，参照图IOA至IIC描述向使用本发明的电路提供外部天线的情形的示例。 图IOA示出了外围被天线覆盖的电路。天线1001形成于衬底1000上，且使用本发明的电路1002连接到该天线。在图IOA中，天线1001覆盖电路1002的外围，但是天线可以覆盖整个衬底且具有电极的电路1002可以附着到该天线。 图IOB示出了布置在电路周围的薄天线。天线1004形成于衬底1003上，且使用本发明的电路1005连接到该天线。注意，天线的布线仅仅是一个示例，本发明不限于此。
图10C示出了高频天线。天线1007形成于衬底1006上，使用本发明的电路1008连接到该天线。 图IOD示出了 180°全向天线(能够从任何方向接收信号)。天线1010形成于衬底1009上，且使用本发明的电路1011连接到该天线。 图IOE示出了延伸成杆形的天线。天线1013形成于衬底1012上，且使用本发明的电路1014连接到该天线。 使用本发明的电路可以通过已知方法与上述天线连接。例如，可以通过布线结合
或凸块结合连接该天线和电路。备选地，在其整个表面上具有电极的芯片内的电路可以附
着到该天线。按照该方法，可以使用ACF(各向异性导电膜)进行附着。 天线所需的恰当长度根据用于接收信号的频率而变化。 一般而言，该长度有利地
为波长的因数。例如，对于频率为2.45GHz的情形，天线的长度为约60mm(l/2波长)或
30mm(l/4波长)。
此外，衬底可以安装在本发明的电路上，且天线可以形成于其上。附图IIA至11C
示出了其示例的顶部剖面视图和剖面视图，其中衬底安装在该电路上且提供了一种螺旋天线。元件衬底1100包括天线电路、电压检测电路、电流放大器电路、信号处理电路、熔丝等，此外还可以包括存储器电路、处理电路等。天线布线1101设置于元件衬底1100上。元件衬底1100采用透磁(magnetic permeable)绝缘衬底，优选使用这种衬底的原因为，即使天线布线1101形成于相同衬底上时，天线的方向性不会丧失。 本实施例中所示示例仅仅是一个示例，并不限制天线的形状。可以采用任意形状
的天线实施本发明。可以使用在实施例模式和实施例1至7中所述的配置的任意组合实施
本实施例。[实施例9] 在本实施例中，参照图22A至24B描述包括TFT的薄膜集成电路装置的具体制造方法。这里为了简化，示出了使用n型TFT和p型TFT的CPU以及存储器部分的剖面结构，以描述制造方法。 首先，在衬底60上形成剥离层61 (图22A)。这里，通过低压CVD在玻璃衬底(例如Corning 1737衬底)上形成厚度为50nm的a-Si膜(非晶硅膜)。注意，除了玻璃衬底之外，该衬底还可以使用石英衬底、使用例如氧化铝的绝缘物质形成的衬底、硅晶片衬底、具有可耐受后续步骤工艺温度的热阻的塑料衬底等。 优选使用包含硅为主要成分的膜形成该剥离层，除了非晶硅之外，其例如为多晶硅、单晶硅、和SAS(半非晶硅，也称为微晶硅)，然而本发明不限于此。除了低压CVD之外，还可以通过等离子体CVD、溅射等形成该剥离层。此外，还可以使用掺杂了例如磷的杂质的膜。剥离层优选厚度为50至60nm。对于使用SAS的情形，膜厚度可以为30至50nm。
接着，在剥离层61上形成保护膜55(也称为基底膜或者基底绝缘膜)(图22A)。这里采用厚度为100nm的氧化硅膜、厚度为50nm的氮化硅膜和厚度为100nm的氧化硅膜的三层结构，然而保护膜55的叠层数目、厚度和材料不限于此。例如，可以使用通过旋涂、缝隙涂覆(slitcoating)、小滴释放方法等堆叠厚度为0. 5至3 ii m的例如硅酮的耐热树脂替代底层的氧化硅膜。此外，还可以使用氮化硅膜(SiN、Si^4等)。各个厚度优选为0.05至3iim，且可以在该范围内自由选择。 这里，可以通过热CVD、等离子体CVD、常压CVD、偏压ECRCVD等方法，使用SiH4和(^或者TEOS(正硅酸乙酯)和02的混合气体形成该氧化硅膜。此外，可以通过等离子体CVD方法，使用SiH4和NH3的混合气体形成该氮化硅膜。另外，氮氧化硅膜通常通过等离子体CVD方法由SiH4和N20的混合气体形成。 对于剥离层61和岛状半导体膜57使用包含硅的材料例如a-Si为主要成分的材
料的情形，鉴于确保接触的考虑，使用SiOxNy(x > y)形成与它们接触的保护膜。 接着，构成薄膜集成电路的中央处理器(CPU)与存储器的薄膜晶体管(TFT)形成
于保护膜55上。注意，除了 TFT之外还可以形成例如有机TFT和薄膜二极管的薄膜有源元件。 为了制造该TFT，首先在保护膜55上形成岛状半导体膜57 (图22B)。使用非晶半导体、结晶半导体或者半非晶半导体形成该岛状半导体膜57。可以使用包含硅、锗硅(SiGe)等为主要成分的半导体膜形成任一这些材料。
这里，形成厚度为70nm的非晶硅膜，且使用包含镍的溶液处理其表面。此外，在500至75(TC执行热结晶步骤以得到结晶硅半导体膜，随后实施激光晶化以改善其结晶性。此外，作为沉积方法，可以使用等离子体CVD、溅射、LPCVD等。该晶化方法可以采用激光晶化、热晶化、使用另外催化剂(Fe、 Ru、 Rh、 Pd、 Os、 Ir、 Pt、 Cu、 Au等)的热晶化。备选地，可以依次多次执行这些晶化。 该半导体膜的晶化处理可以采用连续波激光。通常，为了在晶化中得到大的晶粒，优选使用Nd:YV04激光器(基波为1064nm)的二次谐波(532nm)或者三次谐波(355nm)。对于使用连续波激光的谐波的情形，通过非线性光学元件得到从输出为10W的连续波YV04激光器发射的激光。此外，通过在谐振器内设定YV04晶体或者GdV04晶体和非线性光学元件，可以发射谐波。使用通过光学系统在辐射表面上形成为矩形或者椭圆形激光的激光辐射该半导体膜。此时所需的功率密度约为0. 01至100丽/cm2(优选地为0. 1至10丽/cm2)。接着，通过以约10至2000cm/s的速度相对于该激光移动该半导体膜，由此辐射该激光。
对于使用脉冲激光的情形，通常使用约几十至几百Hz的频带，然而还可以使用显著高于前述频率的为lOMHz以上振荡频率的脉冲激光。被脉冲激光辐射的半导体膜完全固化需要几十至几百纳秒。因此，通过使用前述高频带，直到被先前激光熔化的半导体膜固化，才使用下一个脉冲激光辐射该半导体膜。因此，该半导体膜的固液界面可以连续移动，这不同于使用传统脉冲激光的情形。因此，可以形成晶粒沿扫描方向连续生长的半导体膜。例如，可以形成沿扫描方向的宽度为10至30iim且垂直扫描方向的宽度为约1至5iim的晶粒的集合体。通过形成沿扫描方向伸长的单晶晶粒，可以形成其中至少沿TFT的沟道方向几乎不存在任何晶粒边界的半导体膜。 注意，对于耐热有机树脂的硅酮部分地用于保护膜55的情形，可以防止前述晶化中半导体膜的热泄漏并可以执行有效的晶化。 通过前述方法，得到结晶硅半导体膜。注意，该晶体优选地沿源极、沟道和漏极方向对准。此外，该结晶层的厚度优选为20至200nm(通常为40至170nm，或者更优选地为50至150nm)。之后，用于对金属催化剂吸杂(gettering)的非晶硅膜形成于该半导体膜上，其中氧化物膜夹置于其间，接着在500至75(TC下通过热处理执行吸杂处理。此外，为了控制TFT元件的阈值数值，以1013/cm2的剂量将硼离子注入到该结晶硅半导体膜。之后，以抗蚀剂为掩模执行腐蚀，以便形成岛状半导体膜57。 还可以通过LPCVD(低压CVD)方法，使用乙硅烷(Si2H6)和氟化锗(GeF4)为源气体直接形成多晶硅半导体膜，由此形成该结晶半导体膜。这里的气体流速为Si2H6/GeF4 =20/0. 9，沉积温度为400至50(TC，且使用He或Ar作为载气，但是本发明不限于此。
注意，具体地TFT中的沟道区域优选地添加了 1 X 1019至1 X 1027cm3的氢或者卤素，更优选地为IX 1019至5X 102°/cm3。对于SAS的情形，IX 1019至2X 1021/cm3是优选的。任何情况下，优选地包含比用于IC芯片的单晶中所包含的更多的氢或卤素。因此，即使在TFT部分中局部地产生裂缝时，氢或卤素可以终止该裂缝。 接着，在岛状半导体膜57上形成栅极绝缘膜58 (图22B)。优选使用例如等离子体CVD或者溅射的薄膜形成方法，将包含氮化硅、氧化硅、氧氮化硅、或者氮氧化硅的膜形成为单层或者通过堆叠，由此形成栅极绝缘膜58。对于堆叠层的情形，例如，优选地采用三层结构，其中依次从衬底侧堆叠氧化硅膜、氮化硅膜和氧化硅膜。
接着形成栅电极56(图22C)。这里，通过溅射并以抗蚀剂62为掩模进行腐蚀，通 过堆叠Si和W(钨)形成栅电极56。无需说，栅电极56的材料、结构、以及制造方法不限于 此，可以恰当地选择。例如，还可以采用掺N型杂质的Si与NiSi(硅化镍)的叠层结构或 者氮化钽和钨的叠层结构。此外，可以采用使用各种导电材料的单层。
此外，可以使用氧化硅或者氮氧化硅的掩模(称为硬掩模)替代该抗蚀剂掩模。这 种情况下，另外需要用于形成硬掩模的图案化步骤，但是可以形成具有期望宽度的栅电极， 因为在腐蚀时该掩模与抗蚀剂一样并不减少。另外，通过小滴释放方法而不使用抗蚀剂62， 可以选择性地形成栅电极56。 根据导电膜的功能，导电材料可以选用各种材料。此外，对于同时形成栅电极和天 线的情形，考虑其功能来选择材料。 注意，用于腐蚀栅电极的腐蚀气体使用CF4、C12与02的混合气体或者Cl2气体，但 是本发明不限于此。 接着，使用抗蚀剂63覆盖将成为p型TFT 70和72的部分，且以栅电极为掩模，低 浓度地对n型TFT 69和71内的岛状半导体膜掺杂赋予n型导电性的杂质元素64 (通常为 P(磷)或者As(砷))(第一掺杂步骤，图22D)。使用1X10"至6X1013/0112的剂量和50 至70keV的加速电压，在此条件下实施该第一掺杂步骤，但是本发明不限于此。通过该第一 掺杂步骤，通过栅极绝缘膜58实施该掺杂，由此形成一对n型低浓度杂质区域65。注意，可 以不使用抗蚀剂覆盖P型TFT区域而对整个表面执行第一掺杂步骤。 接着，在通过灰化等除去抗蚀剂63之后，另外形成覆盖n型TFT区域的抗蚀剂66， 且以栅电极为掩模，将高浓度的赋予P型导电性的杂质元素67(通常为B(硼))掺杂到p 型TFT 70和72内的岛状半导体膜内(第二掺杂步骤，图22E)。使用1 X 1016至3 X 1016/ cm2的剂量和20至40keV的加速电压，在此条件下实施该第二掺杂步骤，但是本发明不限于 此。通过该第二掺杂步骤，通过栅极绝缘膜58实施该掺杂，由此形成一对p型高浓度杂质 区域68。 接着，在通过灰化等除去抗蚀剂66之后，在衬底上形成绝缘膜75 (图23F)。这里， 通过等离子体CVD形成厚度为100nm的Si02膜。之后，绝缘膜75和栅极绝缘膜58被深腐 蚀而被除去，由此以自对准的方式形成侧壁76 (图23G)。腐蚀气体使用CHF3和He的混合 气体。注意，形成侧壁的步骤不限于此。 注意，当形成绝缘膜75时，如果绝缘膜还形成于衬底的背面上，则以覆盖衬底整 个表面的抗蚀剂为掩模通过腐蚀而除去该背面上的绝缘膜(背面处理)。
注意，形成侧壁76的方法不限于前述方法。例如，还可以采用图24A和24B中所 示的方法。图24A示出的示例中，绝缘膜75具有两个以上的层的结构。例如堆叠厚度为 100nm的SiON(氮氧化硅)膜和厚度为200nm的LTO(低温氧化物)膜作为绝缘膜75。这 里，通过等离子体CVD形成SiON膜，通过低压CVD形成Si02膜以形成该LTO膜。之后，通 过深腐蚀而形成具有L形和圆形的侧壁76。 图24B示出了执行深腐蚀以留下栅极绝缘膜58的情形的示例。这种情况下绝缘 膜75可具有单层结构或者叠层结构。 在掺杂高浓度的N型杂质以及在侧壁76下方形成低浓度杂质区域或者未掺杂偏 移区域时，侧壁起着掩模的功能。在用于形成侧壁的任一前述方法中，可以根据将要形成的低浓度杂质区域或者偏移区域的宽度而恰当地改变深腐蚀的条件。 接着，另外形成抗蚀剂77以覆盖p型TFT区域，且以栅电极56和侧壁76为掩模， 高浓度地掺杂赋予n型导电性(通常为P或As)的杂质元素78 (第三掺杂步骤，图23H)。 使用IX 1013至5X 1015/cm2的剂量和60至100keV的加速电压，在此条件下实施该第三掺 杂步骤。通过该第三掺杂步骤，形成一对n型高浓度杂质区域79。 注意，可以在通过灰化等除去抗蚀剂77之后，热激活该杂质区域。例如，在形成厚 度为50nm的氮氧化硅膜之后，可以在氮气气氛中在55(TC执行热处理4小时。另外，在形 成厚度为lOOnm的含氢的氮化硅膜之后，通过在氮气气氛中在41(TC进行热处理1小时，可 以改善结晶半导体膜的晶体缺陷。该处理称为氢化工艺，由此终止结晶硅内的悬挂键。此 外，接着形成厚度为600nm的氮氧化硅膜，作为用于保护TFT的覆层绝缘膜。注意，可以在 形成氮氧化硅膜之后执行该氢化工艺。这种情况下，可以连续地形成氮化硅膜和氮氧化硅 膜。按照该方式，在TFT上形成其中依次形成氮氧化硅膜、氮化硅膜和氮氧化硅膜的具有三 层结构的绝缘膜，然而，该绝缘膜的结构和材料不限于此。优选地形成这些绝缘膜，因为其 还可以具有保护TFT的功能。 接着，在TFT上形成层间膜53 (图231)。可以使用例如聚酰亚胺、丙烯酸、聚酰胺 和硅氧烷的耐热有机树脂，通过旋涂、滴注、喷涂、小滴释放方法(喷墨、丝网印刷、平板印 刷等)、刮刀、辊涂机、淋涂机、刮刀涂布机等，形成该层间膜53。此外，还可以使用无机材 料，该无机材料可以使用氧化硅、氮化硅、氮氧化硅、PSG(磷硅酸盐玻璃)、BPSG(磷硼硅酸 盐玻璃)、氧化铝膜等。注意，这些绝缘膜可以堆叠以形成层间膜53。 此外，可以在层间膜53上形成保护膜54。可以使用包含例如DLC(类金刚石碳)
或者氮化碳(CN)的膜，或者通过等离子体CVD、常压等离子体等形成的氧化硅膜、氮化硅膜
或者氧氮化硅膜，形成保护膜54。备选地，可以使用例如聚酰亚胺、丙烯酸、聚酰胺、抗蚀剂
或者苯并环丁烯的光敏或者非光敏有机材料，或者例如硅氧烷的耐热有机树脂。 注意，可以在层间膜53或者保护膜54内混合填充剂，从而防止由于层间膜53或
者保护膜54与随后形成布线的导电材料等之间的热膨胀率差异产生的应力引起的这些膜
被剥离或者出现裂缝。 接着，在形成抗蚀剂之后，通过腐蚀形成接触孔，且随后形成使TFT相互连接的布 线51以及用于连接到外部天线的连接布线21 (图231)。通过使用CHF3和He的混合气体 腐蚀而形成该接触孔，然而本发明不限于此。此外，可以使用相同的材料同时或者分别形成 布线51和连接布线21。这里，连接到TFT的布线51具有Ti (钛)、氮化钛(TiN) 、Al (添加 Si)、Ti和氮化钛(TiN)的五层结构，该结构由溅射和图案化形成。 通过在A1层内混合Si，可以防止在布线图案化时抗蚀剂烘焙时产生小丘。此外， 可以混合约0.5X的Cu以替代Si。此外，通过使用Ti和氮化钛将Al层(添加Si)夹在中 间，可以进一步防止形成小丘。注意，在图案化时优选采用使用氮氧化硅等形成的前述硬掩 模。注意，该布线的材料和形成方法不限于此，还可以采用用于栅电极的材料。
在本实施例中，组成PCU 73、存储器74等的TFT区域以及连接到天线的端部80形 成相同衬底上，但是本实施例可以应用于在相同衬底上形成该TFT区域和天线的情形。这 种情况下，优选地在层间膜53或者保护膜54上形成天线，随后使用另外的保护膜覆盖该天 线。用于天线的导电材料可以使用Ag、 Au、 Al 、 Cu、 Zn、 Sn、 Ni 、 Cr 、 Fe 、 Co或者Ti ，或者包含这些元素的合金，但是本发明不限于此。可以使用不同的材料形成该布线和天线。注意，该 布线和天线优选地形成为具有高延展性的金属材料，更优选地形成为足够厚以抵抗形变压 力。 通过溅射或者采用小滴释放方法从喷嘴选择性地释放导电材料在整个表面上沉 积导电材料之后，使用抗蚀剂掩模通过图案化形成该布线和天线。注意，这里的小滴释放方 法不限于喷墨方法，还包括平板印刷、丝网印刷等。可以同时形成该布线和天线，或者可以 先形成其中一个，使得另一个与其交叠。 通过前述步骤，完成了使用TFT形成的薄膜集成电路。在本实施例中，采用了顶栅 结构，但是还可以采用底栅结构(反转交错结构)。注意，在不存在例如TFT的薄膜有源元 件部分(有源元件)的区域中，主要提供基底绝缘膜材料、层间绝缘膜材料和布线材料。优 选地，这种区域占据薄膜集成电路装置的50%以上，更优选地占据70至95%。因此ID芯 片可以容易地弯折，且例如ID标签的成品可以容易地处理。这种情况下，包括TFT部分的 有源元件的岛状半导体区域(岛)优选地占据薄膜集成电路装置的1至30%，更优选地占 据5至15%。 此外，如图23I所示，优选地控制上或下保护膜或者层间膜的厚度，使得从TFT的 半导体层到下保护膜的距离(t皿der)和从半导体层到上层间膜(对于形成保护层的情形就 是该保护层)的距离(t。VCT)在该薄膜集成电路装置中相等或者基本上相等。通过该方式使 该半导体层位于薄膜集成电路装置的中心，可以减轻对半导体层的应力，且可以防止裂缝产生。[实施例IO] 在本实施例中，本发明的半导体装置可以应用于IC卡、IC标签、RFID、转发器、纸 币、有价证券、护照、电子装置、袋子、和衣服。参照图18A至18H描述IC卡、ID标签、ID芯片等。 图18A说明了 IC卡2000，其可以用于识别个体，且作为信用卡或者电子货币通过 利用所包含电路中的可再写存储器可以进行支付而不使用现金。使用本发明的电路部分 2001结合于IC卡2000内。 图18B说明了 ID标签2010，其可以用于识别个体且借助其紧凑性可以进入特定位 置。使用本发明的电路部分2011结合于ID标签2010内。 图18C示出的情形中，ID芯片2022附着到商品2020，用于在诸如超市的零售店的
商品管理。本发明应用于ID芯片2022内的电路。通过将ID芯片2022附着到商品2020，
存货管理被简化，且还可以防止商店内的偷窃。在图18C中，提供保护膜2021用于粘合，从
而防止ID芯片2022脱落，但是ID芯片2022可以使用粘合剂而直接附着到商品2020。此
外，在附着至商品时，优选将在实施例2中提到的柔性衬底用于形成ID芯片2022。 图18D示出的情形中，用于识别的ID芯片2031在制造过程中结合到商品内。在
图18D中，ID芯片2031结合到显示器的外壳2030。本发明应用于ID芯片2031内的电路。
采用这种结构，对于制造商的识别、商品销售管理等可以得到简化。注意，这里以显示器的
外壳为示例，但是本发明不限于此，并可以应用于各种电子装置和对象。 图18E说明了用于传输对象的货运标签2040。在图18E中，ID芯片2041结合到
货运标签2040内。本发明应用于ID芯片2041内的电路。采用这种结构，目的地的选择、商品销售管理等可以得到简化。注意，这里将货运标签固定到绳以系到对象上，但是本发明 不限于此，该标签可以使用密封材料等直接附着到对象。 图18F说明了结合了 ID芯片2052的书籍2050。本发明应用于ID芯片2052内的 电路。采用这种结构，书店的销售管理、图书馆的流通管理等可以得到简化。在图18F中， 保护膜2051用于粘合以防止ID芯片2052脱落，但是ID芯片2052可以使用粘合剂直接附 着到或者结合于书籍2050的封面内。 图18G说明了结合ID芯片2061的纸币2060。本发明应用于ID芯片2061内的 电路。采用这种结构，可以容易地防止假纸币的流通。注意，ID芯片2061优选地嵌入纸币 2060以防止由于纸币的本性引起的ID芯片2061脱落。除了纸币之外，本发明还可以应用 于由纸制成的对象，例如有价证券和护照。 图18H说明了结合ID芯片2072的鞋2070。本发明应用于ID芯片2072内的电 路。采用这种结构，制造商的识别、商品销售管理等可以得到简化。在图18H中，提供保护 膜2071用于粘合以防止ID芯片2072脱落，但是ID芯片2072可以使用粘合剂直接附着或 者嵌入鞋2070。除了鞋之外，本发明还可以应用于例如衣服的可穿戴对象。
现在描述将ID芯片设置到各种对象以保护其安全性的情形。可以从防止偷窃或 者防止假冒的角度考虑安全性保护。 作为防止偷窃的示例，描述了 ID芯片设置到袋子的情形。如图25所示，ID芯片 2502设置到袋子2501。例如，ID芯片2502可以设置到袋子2501的底部或者侧部。可以 设置非常薄且紧凑的ID芯片2502而不损坏袋子2501的设计。此外，ID芯片2502呈半透 明，因此偷窃者难以判断是否设置了 ID芯片2502。因此，ID芯片2502几乎不会被偷窃者 剥落。 当设有ID芯片的这种袋子被偷窃之后，例如使用GPS(全球定位系统)可以得到 有关袋子当前位置的信息。注意，GPS是基于通过从GPS卫星接收信号得到的时间差进行 定位的系统。 除了这种失窃对象之外，对于遗失或者藏匿的对象，也可以使用GPS得到有关当 前位置的信息。 除了袋子之外，还可以将ID芯片设置到例如汽车和自行车的车辆、手表、或者附 件。 作为排除假冒的示例，接着描述将ID芯片设置到护照、证件等的情形。 图26A说明了设有ID芯片的护照2601。在图26A中，ID芯片2602设置于护照
2601的封面，但是其可以设置到另外的页，并可以设置到封面的表面，因为ID芯片2602呈
半透明。备选地，ID芯片2602可以嵌入封面从而被封面的材料等夹置。 图26B说明了设有ID芯片的证件2603 。在图26B中，ID芯片2604嵌入证件2603 。
呈半透明的ID芯片2604可以设置于证件2603的印刷侧上；例如，ID芯片2604设置于证件
2603的印刷侧上，其夹置于相应的热固树脂膜和树脂膜之间，并执行热压结合，使得设置了
ID芯片2604的证件2603可以被覆盖。备选地，通过将其夹置于证件2603的材料内，可以
将ID芯片2604嵌入证件2603。 通过将ID芯片设置于这些对象，可以防止对这些对象的假冒。此外，通过将ID芯 片设置到袋子，还可以防止对该袋子的假冒。ID芯片可以设置为非常薄且紧凑，因此不会损坏护照、证件等的设计。此外，ID芯片呈半透明，因此其可以设置于表面上。 此外，根据该ID芯片，对护照、证件等的监督可以得以简化。另外，数据可以存储
于该ID芯片内而不直接写入数据，由此可以保护隐私。 参照图27描述将ID芯片设置于例如食品用于安全控制的情形。示出了设有ID芯 片2703的标签2702以及其上附着了标签2702的用于肉类2701的包装。ID芯片2703可 以设置于标签2702的表面上或者嵌入标签2702。对于例如蔬菜的新鲜食物的情形，ID芯 片可以设置于用于新鲜食物的包装。 ID芯片2703可以存储商品的基本数据，例如产地、生产者、包装日期、有效日期， 以及诸如使用该商品的烹饪示例的应用数据。不需要再写的基本数据优选地存储于例如 MROM的无法被再写的存储器内。应用数据优选地存储于例如EEROM的可以被再写和擦除的 存储器内。 此外，对于食品的安全控制，重要的是可以得到预处理的植物和动物的状态。有鉴 于此，ID芯片优选地嵌入植物和动物内，使得可以使用读取装置得到其上的数据。有关植 物和动物的数据包括出生地、饲料、饲养者、是否有任何传染疾病。 另外，对于ID芯片存储商品价格的情形，与传统的使用条形码的情形相比，可以 在更短的时间内更简单地进行结算。也就是说，可以同时对设有ID芯片的多件商品进行付 账。注意，对于按照该方式读取多个ID芯片的情形，需要读取装置设有防撞击功能。
此外，即使当寄存器与商品之间的距离较远时也可以实现商品的结算，这取决于 ID芯片的通信距离。ID芯片还可以用于防止商店内的偷窃。 另外，ID芯片可以与例如条形码和磁带的其他信息介质组合使用。例如，不需要
再写的基本数据存储于ID芯片内，而将被刷新的数据例如有关打折价钱或者特价的数据
存储于条形码内，因为不同于ID芯片，条形码内的数据可以容易地修改。 通过如上所述设置ID芯片，用于消费者的数据量可以增大，使得消费者可以无顾
虑地购买商品。 下面描述将I D芯片设置于例如啤酒瓶的商品以用于实体分配管理的情形。如图 28A所示，ID芯片2802设置于啤酒瓶。例如，ID芯片2802可以使用标签2801进行附着。
ID芯片存储例如生产日期、产地、及其材料的基本数据。这种基本数据不需要再 写，因此其优选地存储于例如MR0M的无法被再写的存储器内。此外，ID芯片存储例如该啤 酒瓶的派送地址、日期和时间的个体数据。例如，当啤酒瓶2803利用传送带2806的流动穿 过写入装置2805时，派送的地址、日期和时间可以被存储于标签2804内的ID芯片2807中。 这种个体数据优选地存储于例如EER0M的可以被再写和擦除的存储器内。
此外，系统优选地构建成使得当有关购买商品的数据通过网络从商店发送到实体 分配管理中心时，写入装置或者用于控制写入装置的个人计算机等基于有关该商品的数据 计算地址、以及日期和时间，以存储到该ID芯片内。 注意，啤酒瓶是按箱发送。有鉴于此，可以每箱或者每多个箱设置ID芯片以存储 个体数据。 对于可以存储多个发送地址的饮料，手动输入所需的时间可以减小，因此通过设 置ID芯片可以减小由于手动工序引起的输入误差。除此之外，在实体分配管理领域中可以 降低最为昂贵的人力成本。因此，设置ID芯片可以实现低成本且更少误差地实现实体分配管理。 此外，可以由接收器记录例如与啤酒最佳搭配的食品以及使用啤酒的食谱的应用 数据。因此同时实施了对食品的广告等，这驱动消费者购买。这种应用数据优选地存储于 例如EEROM的可以被再写和擦除的存储器内。通过如上所述设置ID芯片，用于消费者的数 据量可以增大，使得消费者可以无顾虑地购买商品。 下面描述设有ID芯片的制造品以及基于用于制造控制的ID芯片数据被控制的制 造设备(制造机器人)。 目前，在多种情形下生产原始商品，其中在制造线上根据商品的原始数据制造该 原始商品。例如，在可以恰当地选择门的油漆颜色的汽车制造线中，IDF芯片设置于汽车且 上漆设备基于来自该ID芯片的数据而被控制。因此，可以制造原始汽车。设置ID芯片的 结果为，不需要预先控制汽车被输送到制造线的顺序以及具有相同颜色的汽车的数目。因 此，不需要设置用于控制汽车的顺序和数目的程序以及与其相对应的上漆设备。也就是说， 该制造设备可以基于针对各个汽车设置的ID芯片的数据而独立地工作。
如前所述，ID芯片可以用于各种场合。可以从存储于ID芯片的数据得到有关制 造的个体数据，使得制造设备可以基于该数据而被控制。 接着描述使用本发明的ID芯片的IC卡作为电子货币的情形。在图29中，通过使 用IC卡2901进行支付。IC卡2901具有本发明的ID芯片2902。在使用IC卡2901时，使 用了寄存器2903和读写器2904。 IC卡2901的钱的总数存储于ID芯片2902内，有关该总 数的数据可以被读写器2904通过无接触方法读取以发送到寄存器2903。寄存器2903检 查IC卡2901的钱的总数是否大于将要实施的支付的支付数额。接着，有关IC卡2901内 余额的数据被发送到读写器2904。读写器2904可以将有关余额的数据写入IC卡2901的 ID芯片2902。 读写器2904可设有用于输入密码的键盘2905，以便第三方使用IC卡2901的未授
权支付受到限制。注意，本实施例仅仅描述了示例，本发明不限于这些应用。 如前所述，本发明的应用范围非常广泛，且本发明可以应用于用于任何产品的个
体识别芯片。此外，可以使用在实施例模式和实施例1至10中描述的配置的任意组合而实
施该实施例。 参考解释 21 :连接布线 51 :布线 53 :层间膜 54 :保护膜 55 :保护膜 56:栅电极 57:岛状半导体膜 58:栅极绝缘膜 60:衬底 61 :剥离层 62:抗蚀剂
63 :抗蚀剂64 :赋予n型导电性的杂质元素65 :n型低浓度杂质区域
66 :抗蚀剂67 :赋予P型导电性的杂质元素68 :p型高浓度杂质区域
69 :n型TFT
70 :p型TFT
71 :n型TFT
72 :p型TFT
73 :CPU74 :存储器75 :绝缘膜76 :侧壁77 :抗蚀剂78 :赋予n型导电性的杂质元素79 :n型高浓度杂质区域
80 :端部100:半导体装置101:天线电路102:电压检测电路103:电流放大器电路104:信号处理电路105:熔丝150:电流方向151:漏电极152:栅电极153:源电极200:半导体装置201:天线电路202:整流器电路203:稳定电源电路205:调制电路206:放大器207:逻辑电路208:放大器209:逻辑电路211:存储器电路212:存储控制电路
213解调电路
214信号处理电路
301天线线圈
302调谐电容器
303二极管
304二极管
305平滑电容器
401ID芯片
402天线单元
403询问器(读写器)
404袋子
500半导体装置
501天线电路
502电压检测电路
503电流放大器电路
504信号处理电路
505TFT
506二极管
507熔丝
508TFT
601电极
602电极
603熔化部分
604接触孔
605接触孔
606布线
607布线
608电极
609电极
610熔化部分
700半导体装置
701天线电路
702电压检测电路
703电流放大器电路
704信号处理电路
705熔丝
706电阻器
707电阻器
708电压源694700 A709 :比较器710 :rrFT800 :-半导体装置801 ::天线电路802 :;瞎丝电容器803 :'信号处理电路900 :-半导体装置901 ::天线电路902 :;瞎丝二极管903 :'信号处理电路1000:衬底1001沃线1002:电路1003:衬底1004沃线1005:电路1006:衬底1007沃线1008:电路1009:衬底1010沃线1011:电路1012:衬底1013沃线1014:电路1100:元件衬底1101:天线布线1301:第一导电层1302:绝缘膜1303:第二导电层1401:N型杂质区域1402:1型区域1403:P型杂质区域1404:阴极1405:栅极1406:阳极2000:IC卡2001:电路部分2010:ID标签
2011电路部分2020商品2021保护膜2022ID芯片2030外壳2031ID芯片2040标签2041ID芯片2050书籍2051保护膜2052ID芯片2060纸币2061ID芯片2070鞋2071保护膜2072ID芯片2201电阻器2202电阻器2203电源2204电流源电阻器2205晶体管2206晶体管2207晶体管2208晶体管2209晶体管2210输出端子2301保护层2302ID芯片2303保护层2304天线2501袋子2502ID芯片2601护照2602ID芯片2603驾驶执照2604ID芯片2701包装2702标签2703ID芯片
2801标签2802ID芯片2803啤酒瓶2804标签2805写入装置2806传送带2807ID芯片2901IC卡2902ID芯片2903寄存器2904读写器2905键盘3000绝缘衬底3001基底膜3002基底膜3003岛状半导体层3004岛状半导体层3005岛状半导体层3006栅极绝缘膜3007第一导电层3008第一导电层3009第一导电层3010第二栅极绝缘膜3011第二导电层3012第二导电层3013第二导电层3014第一杂质区域3015第一杂质区域3016第二杂质区域3017第二杂质区域3018第三杂质区域3019第三杂质区域3020侧壁3021侧壁3022第四杂质区域3023第四杂质区域3024第一层间绝缘膜3025第二层间绝缘膜3026电极
3027:电极3028:电极3029:电极3030:电极4000:剥离层4001:第三层间绝缘膜4002:悍盘4003:焊盘4004:焊盘4005:焊盘4006:保护层4007:凹槽4008:粘合剂4009:支撑基底。
权利要求
一种半导体装置，包括天线电路；信号处理电路；以及反熔丝，其中该天线电路的输出连接到该信号处理电路和该反熔丝。
2. 根据权利要求l的半导体装置，其中该信号处理电路包括整流器电路和调制电路。
3. 根据权利要求l的半导体装置，其中通过施加过量电压，组成该反熔丝的反熔丝元 件使绝缘膜短路。
4. 根据权利要求3的半导体装置，其中该反熔丝元件具有一对导电层和插入于该对导 电层之间的绝缘膜。
5. 根据权利要求l的半导体装置，其中组成该反熔丝的反熔丝元件使用二极管，且通 过施加过量电压使该二极管的结部分短路。
6. 根据权利要求5的半导体装置，其中该反熔丝元件是二极管且该二极管具有该结部分。
全文摘要
本发明提供了一种用做ID芯片的半导体装置，当其任务结束或者到期之后其工作被终止。根据本发明，在绝缘衬底上提供天线电路、电压检测电路、电流放大器电路、信号处理电路、以及熔丝。当大的功率施加到该天线电路时，由电压检测电路检测电压，且由电流放大器电路放大对应的电流，由此使熔丝熔化。此外，当使用反熔丝时，通过施加过量电压，反熔丝使绝缘膜短路。按照该方式，半导体装置具有在该装置的任务结束或者到期之后，通过停止信号处理电路的工作而使其无效的功能。
文档编号G06K19/077GK101694700SQ200910209980
公开日2010年4月14日 申请日期2005年9月5日 优先权日2004年9月10日
发明者小山润, 山崎舜平 申请人:株式会社半导体能源研究所;