专利名称：用于制造半导体器件的方法
技术领域：
本发明涉及用于制造具有分频电路(frequency-division circuit)的半导体器件的方法。特别地，本发明涉及用于制造具有多级分频电路的半导体器件的方法，该多级分频电路通过将信号输入到多个分频电路中而顺序地将信号转换成具有更低频率的信号，该多个分频电路互相电连接而使得前级分频电路的输出变成下一级分频电路的输入。作为具有分频电路的半导体器件，存在RFID(射频识别)标签(也称为ID芯片、 IC标签、ID标签、RF标签、无线标签、电子标签和应答器)。RFID标签存储必需的数据在存储元件中并且由通信装置使用无接触方式(一般是无线信号)读取该数据。本发明涉及用于制造RFID标签的方法。
背景技术：
执行逻辑电路的布置(layout)以便制造具有逻辑电路的半导体器件。对每个功能制造单元，其用作基本单元(也称为标准单元或类似的)，并且多个该基本单元通过接线 (wiring)互相电连接以执行逻辑电路的布置。该多个基本单元的布局(placement)和通过接线的连接使用自动布局和布线(automatic placement and routing)工具执行。注意在该说明书中接线称为布线。例如，图2示出在逻辑电路的布置使用自动布局和布线工具执行的情况下的设计流程。逻辑电路的布置通过功能设计、逻辑综合、自动布局和布线等的步骤执行。在功能设计中，功能电路的运行由硬件描述语言(在下文中HDL)描述。视情况执行模拟以确认例如是否实现目标功能电路的功能。在逻辑综合中，由上文的HDL描述的运行使用逻辑综合工具重写到实际电路中。 该电路可以通过一般称为连线表(netlist)的机制获得。该连线表是包括在该电路中的基本单元的输入端或输出端的连接信息。在逻辑综合时，首先决定在每条接线中的临时寄生电容，由该逻辑综合工具选择具有根据该寄生电容的驱动能力的基本单元，并且该连线表被优化以便满足例如运行速度等预定规格。在自动布局和布线中，光掩模基于连线表制作。首先，执行包括在连线表中的基本单元的临时布局，并且每个基本单元的输入端和输出端根据连线表顺次互相电连接。该光掩模通过电连接所有端完成。在自动布局和布线执行后，提取每条接线中的寄生电容，并且再次估计运行速度。 在检验该运行时不满足预定规格的情况下，阶段回到自动布局和布线或逻辑综合。当阶段回到逻辑综合时，代替每条接线中的临时寄生电容的值，使用布局和布线后的寄生电容。当之后没有获得预定规格时，重复这些步骤。因此，在自动布局和布线中，多个基本单元的布局和接线连接在考虑每个基本单元的运行速度和延时的情况下来执行(例如，参见参考文献1) O[参考文献][专利文件]
[专利文件1]日本公开的专利申请号2005-136359
发明内容
当逻辑电路的布置由自动布局和布线工具执行时，接线的引线距离和接线与其他接线交叉的次数增加，其导致寄生电容和寄生电阻增加的趋势。当寄生电容和寄生电阻增加时，电路的电流消耗增加。另外，在像具有更高频率的信号输入到其中的分频电路的电路中，，即使当该电路中接线的寄生电容和寄生电阻与具有更低频率的信号输入到其中的电路相同时，该电路中的电流消耗增加。本发明的一个实施例的目的是减小特别是多级分频电路中的分频电路中的电流消耗。另外，RFID标签在电力通过无线信号被接收后运行。因为电源电压从接收的电力产生，RFID标签的电流消耗中的上限自然地被固定。另外，接收的电力与读出器和写入器之间的通信距离的平方成反比；因此，当通信距离变长时，由于通信距离增加因此RFID标签的电流消耗必须减小。因此，RFID标签具有尽可能低的电流消耗是优选的。从而，本发明的一个实施例的目的是减小RFID标签中的电流消耗。在多级分频电路中，输入的信号在前级具有更高的频率，并且输入的信号在下一级具有更低的频率。另外，在该多级分频电路中，输出的信号在前级具有更高的频率，并且输出的信号在下一级具有更低的频率。从而，布局优先从对应于具有更高频率的信号输入到其中和从其中输出的分频电路的基本单元执行，并且然后执行接线连接。即，执行对应于多级分频电路的多个基本单元的布置，使得如与具有更低频率的信号输入到其中和从其中输出的接线比较，具有更高频率的信号输入到其中和从其中输出的接线具有更短的接线长度并且具有与其他接线的更少交叉，即，使得接线的寄生电容和寄生电阻减少。根据本发明的一个实施例，在用于制造具有多级分频电路的半导体器件的方法中，该多级分频电路通过将第一信号输入到多个分频电路中而将第一信号转换成具有比第一信号更低频率的第二信号，该多个分频电路互相电连接使得前级分频电路的输出变成下一级分频电路的输入，对应于前级分频电路的基本单元和对应于下一级分频电路的基本单元被布局成使得前级分频电路的接线或电连接到前级分频电路的接线的寄生电容小于下一级分频电路的接线或电连接到下一级分频电路的接线的寄生电容。根据本发明的另一个实施例，在用于制造具有多级分频电路的半导体器件的方法中，该多级分频电路通过将第一信号输入到多个分频电路中而将第一信号转换成具有比第一信号更低频率的第二信号，该多个分频电路互相电连接使得前级分频电路的输出变成下一级分频电路的输入，对应于前级分频电路的基本单元和对应于下一级分频电路的基本单元被布局成使得前级分频电路的接线或电连接到前级分频电路的接线的寄生电阻小于下一级分频电路的接线或电连接到下一级分频电路的接线的寄生电阻。根据本发明的另一个实施例，在用于制造具有多级分频电路的半导体器件的方法中，该多级分频电路通过将第一信号输入到多个分频电路中而将第一信号转换成具有比第一信号更低频率的第二信号，该多个分频电路互相电连接使得前级分频电路的输出变成下一级分频电路的输入，对应于前级分频电路的基本单元和对应于下一级分频电路的基本单元被布局成使得前级分频电路的接线或电连接到前级分频电路的接线的接线长度短于下一级分频电路的接线或电连接到下一级分频电路的接线的接线长度。根据本发明的另一个实施例，在用于制造具有多级分频电路的半导体器件的方法中，该多级分频电路通过将第一信号输入到多个分频电路中而将第一信号转换成具有比第一信号更低频率的第二信号，该多个分频电路互相电连接使得前级分频电路的输出变成下一级分频电路的输入，对应于前级分频电路的基本单元和对应于下一级分频电路的基本单元被布局成使得前级分频电路的接线或电连接到前级分频电路的接线与另一条接线交叉的次数小于下一级分频电路的接线或电连接到下一级分频电路的接线与另一条接线交叉的次数。根据本发明的一个实施例，在多级分频电路中，布局优先从对应于具有更高频率的信号输入到其中和从其中输出的分频电路的基本单元执行，然后执行接线连接，并且在具有高频的信号输入到其中和从其中输出的分频电路中，减小接线的寄生电容和寄生电阻。采用这样的方式，在整个多级分频电路中电流消耗可以大大减小。因此，可以提供其中电流消耗减小的半导体器件。另外，可以提供其中功耗减小的RFID标签。
在附图中图1是示出多级分频电路的框图；图2是示出逻辑电路的布置的设计流程的图；图3示出RFID标签和读出器/写入器的配置的图；图4是示出RFID标签的模拟部分的配置的图；图5是示出RFID标签的数字部分的配置的图；图6是示出在实施例1中的多级分频电路的配置的图；图7示出示出根据本发明的一个实施例的多级分频电路的掩模布置的视图；图8示出常规多级分频电路的掩模布置的视图；以及图9A和9B是示出在时钟发生电路中的每个基本单元的电流消耗的图表。
具体实施例方式本发明的实施方式和实施例将在下文中描述。然而，本发明可以采用各种方式实现，并且本领域内技术人员容易理解其方式和细节可以采用各种方法修改而不偏离本发明的精神和范围。因此，本发明不应该解释为限于下文的实施方式和实施例的说明。注意在用于描述实施方式和实施例的所有附图中的相同部分和具有相同功能的部分由相同的标号表示并且其重复说明将省略。(实施方式1)图1示出多级分频电路的电路图。注意作为能够划分频率的最小单元的基本单元对应于分频电路，并且多级分频电路可以通过使用多级基本单元形成。五级分频电路100 在图1中举例说明；然而，一般来说，n(n是2或更大的自然数)级分频电路可以应用于本发明的一个实施例。在图1中，其中第i(i是5或更小的自然数)级分频电路由Di表示，输入到Di中的信号由Ini表示，并且从Di输出的信号由Outi表示。第一级分频电路Dl将输入信号Inl分频(减小频率)并且输出分频的信号到第二级分频电路D2。采用相似的方式，第二级分频电路D2、第三级分频电路D3和第四级分频电路D4也各自将输入信号分频并且输入分频的信号到下一级分频电路。第五级分频电路D5也将输入信号分频并且将其的输出信号0ut5作为多级分频电路100的输出信号输出。在其中第一级分频电路Dl到第五级分频电路D5各自转换输入信号成1/2频率信号并且输出该1/2频率信号的电路的情况下，在图 1中示出的多级分频电路100转换输入信号Inl成1/32频率信号0ut5并且输出该1/32频率信号0ut5。一般来说，在η级分频电路的情况下，i (i是η或更小的自然数)级分频电路是Di， 输入到Di中的信号是Ini，并且从Di输出的信号是Outi。第一级分频电路将输入信号Inl 分频(减小频率)并且输出分频的信号到第二级分频电路。采用相似的方式，第二级分频电路至第(η-1)级分频电路也各自将输入信号分频并且输入分频的信号到下一级分频电路。 η级分频电路也将输入信号分频并且将其的输出信号Outn作为多级分频电路的输出信号输出。在其中第一级分频电路到η级分频电路各自转换输入信号成1/2频率信号并且输出该1/2频率信号的电路的情况下，η级分频电路转换输入信号成1/2η频率信号并且输出该 1/2η频率信号。在根据本发明的一个实施例的用于制造半导体器件的方法中，布置优先从对应于其中Ini具有最高频率的分频电路的基本单元执行。即，随后，布置优先从对应于第一级分频电路Dl的基本单元执行。例如，对应于第一级分频电路的基本单元和对应于第二级分频电路至第五级分频电路的基本单元被布局成使得第一级分频电路的接线或电连接到第一级分频电路的接线的寄生电容小于第二级分频电路至第五级分频电路的接线或电连接到第二级分频电路至第五级分频电路的接线的寄生电容。例如，对应于第一级分频电路的基本单元和对应于第二级分频电路至第五级分频电路的基本单元被布局成使得第一级分频电路的接线或电连接到第一级分频电路的接线的寄生电阻小于第二级分频电路至第五级分频电路的接线或电连接到第二级分频电路至第五级分频电路的接线的寄生电阻。例如，对应于第一级分频电路的基本单元和对应于第二级分频电路至第五级分频电路的基本单元被布局成使得第一级分频电路的接线或电连接到第一级分频电路的接线的接线长度短于第二级分频电路至第五级分频电路的接线或电连接到第二级分频电路至第五级分频电路的接线的接线长度。例如，对应于第一级分频电路的基本单元和对应于第二级分频电路至第五级分频电路的基本单元被布局成使得第一级分频电路的接线或电连接到第一级分频电路的接线与另一条接线交叉的次数小于第二级分频电路至第五级分频电路的接线或电连接到第二级分频电路至第五级分频电路的接线与另一条接线交叉的次数。此外，对应于第二级分频电路的基本单元和对应于第三级分频电路至第五级分频电路的基本单元可布局成以便满足与上文相似的关系。此外，对应于第三级分频电路的基本单元和对应于第四级分频电路和第五级分频电路的基本单元可布局成以便满足与上文相似的关系。此外，对应于第四级分频电路的基本单元和对应于第五级分频电路的基本单元可布局成以便满足与上文相似的关系。注意分频电路的接线或电连接到该分频电路的接线包括将分频电路互相电连接的接线和将分频电路和其他电路互相电连接的接线。在前者的情况下，多个分频电路共享接线。另外，如果一个分频电路电连接到除分频电路之外的多个电路，一个分频电路包括多条后者的接线。在任一个情况下，根据本发明的一个实施例，执行对应于多级分频电路的多个基本单元的布置，使得如与具有更低频率的信号输入到其中和从其中输出的接线比较， 具有更高频率的信号输入到其中和从其中输出的接线具有更短的接线长度并且具有与其他接线的更少交叉，即，使得接线的寄生电容和寄生电阻减少。从而，根据本发明的一个实施例，在用于制造具有多个分频电路(其中前级分频电路的输出变成下一级分频电路的输入)的半导体器件的方法中，该多个分频电路布局成使得在输入侧上的接线的寄生电容在前级分频电路中变得小于下一级分频电路，并且该多个分频电路布局成使得在输出侧上的接线的寄生电容和将它的输出反馈到输入的接线的寄生电容在前级分频电路中变得小于下一级分频电路。另外，根据本发明的另一个实施例，在用于制造具有多个分频电路(其中前级分频电路的输出变成下一级分频电路的输入)的半导体器件的方法中，该多个分频电路布局成使得在输入侧上的接线的寄生电阻在前级分频电路中变得小于下一级分频电路，并且该多个分频电路布局成使得在输出侧上的接线的寄生电阻和将它的输出反馈到输入的接线的寄生电容在前级分频电路中变得小于下一级分频电路。另外，根据本发明的另一个实施例，在用于制造具有多个分频电路(其中前级分频电路的输出变成下一级分频电路的输入)的半导体器件的方法中，该多个分频电路布局成使得在输入侧上的接线的接线长度在前级分频电路中变得小于下一级分频电路，并且该多个分频电路布局成使得在输出侧上的接线的接线长度和将它的输出反馈到输入的接线的接线长度在前级分频电路中变得小于下一级分频电路。另外，根据本发明的另一个实施例，在用于制造具有多个分频电路(其中前级分频电路的输出变成下一级分频电路的输入)的半导体器件的方法中，该多个分频电路布局成使得在输入侧上的接线与另一条接线交叉的次数在前级分频电路中变得小于下一级分频电路，并且该多个分频电路布局成使得在输出侧上的接线与另一条接线交叉的次数和将它的输出反馈到输入的接线与另一条接线交叉的次数在前级分频电路中变得小于下一级分频电路。采用这样的方式，在整个多级分频电路100中电流消耗可以大大减小。因此，可以提供其中电流消耗减小的半导体器件。(实施方式2)在该实施例中，将描述具有在实施方式1中示出的多级分频电路的RFID标签。图3示出包括RFID标签200和用于通过无线通信与该RFID标签200输入和输出数据的读出器/写入器201的无线通信系统的配置。该RFID标签200包括天线202和传送信号到该天线202并且从其中接收信号的电路部分203。该读出器/写入器201包括天线206和传送信号到该天线206并且从其中接收信号的电路部分207。该RFID标签200和读出器/写入器201通过使用天线202和天线206传送和接收调制的载波211(也称为无线信号)输入和输出数据。电路部分203包括模拟部分204和数字部分205。该模拟部分204传送信号到天线202并且从其中接收信号。该数字部分205传送信号到该模拟部分204 并且从其中接收信号。示出在RFID标签200内的电路的另外具体配置示例。图4示出模拟部分204的配置。模拟部分204包括谐振电容器501、带通滤波器502、电源电路503、解调电路506和调制电路507。该谐振电容器501提供成使得天线202可以容易接收具有预定频率的信号。 从天线202输入的调制载波(噪声通过带通滤波器502从其中去除)输入到电源电路503 和解调电路506。电源电路503具有整流电路504和存储电容器505。通过带通滤波器502 输入的调制载波由整流电路504整流，并且此外由存储电容器505平滑。因此，电源电路 503产生DC电压。在电源电路503中产生的DC电压511作为电源电压供应给包括在RFID 标签200中的电路部分203中的每个电路。通过带通滤波器502输入的调制载波由解调电路506解调，并且解调的信号512输入到数字部分205中。另外，从数字部分205输出的调制信号513(对应于调制方法用于调制载波的信号)输入到调制电路507。调制电路507响应于输入的信号负载调制载波并且输出载波到天线202。图5图示数字部分205的配置。数字部分205包括时钟发生电路309、代码提取电路301、代码识别电路302、循环冗余校验电路303、存储控制器308、存储器305和编码输出电路304。从模拟部分204输入的信号512(即，通过由解调电路506解调调制载波得到的信号)输入到代码提取电路301，并且提取该信号的代码。另外，从模拟部分204输入的信号512还输入到时钟发生电路309。此外，信号113输入到时钟发生电路309。该信号113 从模拟部分204的带通滤波器502输出。时钟发生电路309产生具有来自输入的信号的预定频率的时钟信号。该产生的时钟信号输入到数字部分205的每个电路中。代码提取电路 301的输出输入到代码识别电路302中，并且分析提取的代码。该分析的代码输入到循环冗余校验电路303中，并且执行用于识别传输误差的算术处理。采用这样的方式，循环冗余校验电路303输出CRC 311到编码输出电路304。存储器305和控制存储器305的存储控制器308根据从代码识别电路302输入的信号输出存储的UID312到编码输出电路304。代码识别电路302输出调制模式选择信号115 (其是根据调制方法的信号，例如，选择以执行振幅调制或执行频率调制的信号)到编码输出电路304。另外，代码识别电路302输出传输速度切换信号114到编码输出电路304用于切换数据的传输速度进入多个阶段。编码输出电路304根据调制模式输出调制信号(例如，振幅调制信号或频率调制信号)。从编码输出电路304输出的调制信号513输入到模拟部分204的调制电路507。在实施模式1中描述的多级分频电路或其类似物可以用于时钟发生电路309的部分。在整个数字部分205的电流消耗中，时钟发生电路309的电流消耗如与其他电路 (代码提取电路301、代码识别电路302、编码输出电路304、循环冗余校验电路303、存储控制器308等)的电流消耗相比是极大的。在整个数字部分205的电流消耗中，时钟发生电路309的电流消耗的比例是50%或更多，例如大约80%。因为时钟发生电路309的电流消耗可以通过利用根据本发明的一个实施例的用于制造半导体器件的方法在时钟发生电路中制造多级分频电路来减小，数字部分205的电流消耗可以大大减小。因此，RFID标签200 的电流消耗可以大大减小。该实施方式可以通过与其他实施方式中的任一个自由结合实现。
(实施例1)将更具体地描述根据本发明的一个实施例的用于制造半导体器件的方法。图6示出其中在图1中示出的多级分频电路100由基本单元103、基本单元104、基本单元105、基本单元106和基本单元107使用DFF制造的示例。基本单元103对应于第一级分频电路，基本单元104对应于第二级分频电路，基本单元105对应于第三级分频电路， 基本单元106对应于第四级分频电路，并且基本单元107对应于第五级分频电路。DFF是D 型触发电路(D-type flip-flop circuit)。注意五级分频电路100在图6中举例说明；然而，一般来说，η (η是2或更大的自然数)级分频电路可以应用于本发明的一个实施例。在基本单元103中，接线1001电连接到CLK端，接线1003电连接到D端和QB端， 并且接线1004电连接到Q端。在基本单元104中，接线1003电连接到CLK端，接线1005电连接到D端和QB端， 并且接线1006电连接到Q端。在基本单元105中，接线1005电连接到CLK端，接线1007电连接到D端和QB端， 并且接线1008电连接到Q端。在基本单元106中，接线1007电连接到CLK端，接线1009电连接到D端和QB端， 并且接线1010电连接到Q端。在基本单元107中，接线1009电连接到CLK端，接线1011电连接到D端和QB端， 并且接线1012电连接到Q端。输入到接线1001的信号变成多级分频电路100的输入信号，并且输出到接线1011 的信号变成多级分频电路100的输出信号。在形成基本单元103至107的DFF中的每个中，QB端连接到D端，并且使输入到 CLK端的信号的频率减半，并且具有该一半频率的信号从Q端和QB端输出。从而，当具有 13. 56MHz的频率的信号输入到接线1001时，输入下列信号具有6. 78MHz频率的信号输入到接线1003和接线1004 ；具有3. 39MHz频率的信号输入到接线1005和接线1006 ；具有 1. 695MHz频率的信号输入到接线1007和接线1008 ；具有0. 8475MHz频率的频率输入到接线1009和接线1010 ；并且具有0. 42375MHz频率的信号输入到接线1011和接线1012。采用这样的方式，多级分频电路100转换具有13. 56MHz的频率的输入信号为1/32频率信号并且输出该1/32频率信号。图7是使用本发明的一个实施例制造的光掩模。在图7中，对应于在图6中的那些的基本单元和接线由与图6相同的标号表示。在另一方面，图8是使用常规自动布局和布线工具制造的光掩模。在图8中，对应于在图6中的那些的基本单元和接线由与图6相同的标号表示。比较作为本发明的一个实施例的配置的图7和作为常规示例的图8。在本发明的一个实施例的配置中，具有高频率的信号输入到其中的基本单元被优先布局使得电连接到该基本单元的接线的接线长度变得更短并且该接线与另一条接线交叉的次数变得更小。例如，在本发明的一个实施例的配置中，如与常规示例比较，基本单元103至107布局成使得多级分频电路100中的具有最高频率的信号输入到其中的接线1001的接线长度变得更短。 另外，基本单元103至107布局成使得多级分频电路100中的具有第二高频率的信号输入到其中的接线1004的接线长度变得更短并且接线1004与另一条接线交叉的次数变得更小。基本单元103至107布局成使得多级分频电路100中的具有第三高频率的信号输入到其中的接线1005的接线长度变得更短并且接线1005与另一条接线交叉的次数变得更小。在使用在图6中示出的多级分频电路100的RFID标签的时钟发生电路中，通过模拟得到基本单元103至107的每个中的电流消耗，并且图9A和9B是在其的每个中示出得到的电流消耗的比例的图表。图9A示出在其中多级分频电路使用常规自动布局和布线工具制造的情况下的比例，并且图9B示出在其中多级分频电路使用在图7中示出的本发明的一个实施例制造的情况下的比例。图9B示出在其中图9A中的电流消耗假定为1的情况下的电流消耗的比例。根据本发明的一个实施例，如与常规示例比较，发现当输入到基本单元的信号的频率更高时电流消耗减小得更多。采用这样的方式，在RFID标签的整个时钟发生电路中电流消耗可以减小22%。该实施例可以通过与实施方式中的任一个结合实现。本申请基于在2008年9月23日向日本专利局提交的日本专利申请序列号 2008-243452，其的全部内容通过引用结合于此。
权利要求
1.一种用于制造具有包括第一至第η级的多级分频电路的半导体器件的方法，所述多级分频电路通过将第一信号输入到所述多级分频电路中而将所述第一信号转换成具有比所述第一信号更低频率的第二信号，其中所述第一至第η级电连接成使得前级分频电路的输出变成下一级分频电路的输入，其中对应于所述前级分频电路的基本单元和对应于所述下一级分频电路的基本单元布局成使得所述前级分频电路的接线的寄生电容或电连接到所述前级分频电路的接线的寄生电容小于所述下一级分频电路的接线的寄生电容或电连接到所述下一级分频电路的接线的寄生电容。
2.一种用于制造具有包括第一至第η级的多级分频电路的半导体器件的方法，所述多级分频电路通过将第一信号输入到所述多级分频电路中而将所述第一信号转换成具有比所述第一信号更低频率的第二信号，其中所述第一至第η级电连接成使得前级分频电路的输出变成下一级分频电路的输入，其中对应于所述前级分频电路的基本单元和对应于所述下一级分频电路的基本单元布局成使得所述前级分频电路的接线的寄生电阻或电连接到所述前级分频电路的接线的寄生电阻小于所述下一级分频电路的接线的寄生电阻或电连接到所述下一级分频电路的接线的寄生电阻。
3.一种用于制造具有包括第一至第η级的多级分频电路的半导体器件的方法，所述多级分频电路通过将第一信号输入到所述多级分频电路中而将所述第一信号转换成具有比所述第一信号更低频率的第二信号，其中所述第一至第η级电连接成使得前级分频电路的输出变成下一级分频电路的输入，其中对应于所述前级分频电路的基本单元和对应于所述下一级分频电路的基本单元布局成使得所述前级分频电路的接线的接线长度或电连接到所述前级分频电路的接线的接线长度短于所述下一级分频电路的接线的接线长度或电连接到所述下一级分频电路的接线的接线长度。
4.一种用于制造具有包括第一至第η级的多级分频电路的半导体器件的方法，所述多级分频电路通过将第一信号输入到所述多级分频电路中而将所述第一信号转换成具有比所述第一信号更低频率的第二信号，其中所述第一至第η级电连接成使得前级分频电路的输出变成下一级分频电路的输入，其中对应于所述前级分频电路的基本单元和对应于所述下一级分频电路的基本单元布局成使得所述前级分频电路的接线或电连接到所述前级分频电路的接线与另一条接线交叉的次数小于所述下一级分频电路的接线或电连接到所述下一级分频电路的接线与另一条接线交叉的次数。
5.一种用于制造具有包括第一至第η级的多级分频电路的半导体器件的方法，所述多级分频电路通过将第一信号输入到所述多级分频电路中而将所述第一信号转换成具有比所述第一信号更低频率的第二信号，其中所述第一至第η级互相电连接成使得第Ui是从 1到n-1的自然数)级分频电路的输出变成第(i+Ι)级分频电路的输入，其中对应于第一级分频电路的基本单元和对应于第二级分频电路至第η级分频电路的基本单元布局成使得所述第一级分频电路的接线的寄生电容或电连接到所述第一级分频电路的接线的寄生电容小于所述第二级分频电路至第η级分频电路的接线的寄生电容或电连接到所述第二级分频电路至第η级分频电路的接线的寄生电容。
6.一种用于制造具有包括第一至第η级的多级分频电路的半导体器件的方法，所述多级分频电路通过将第一信号输入到所述多级分频电路中而将所述第一信号转换成具有比所述第一信号更低频率的第二信号，其中所述第一至第η级互相电连接成使得第Ui是从 1至l」n-l的自然数)级分频电路的输出变成第(i+Ι)级分频电路的输入，其中对应于第一级分频电路的基本单元和对应于第二级分频电路至第η级分频电路的基本单元布局成使得所述第一级分频电路的接线或电连接到所述第一级分频电路的接线的寄生电阻小于所述第二级分频电路至第η级分频电路的接线的寄生电阻或电连接到所述第二级分频电路至第η级分频电路的接线的寄生电阻。
7.一种用于制造具有包括第一至第η级的多级分频电路的半导体器件的方法，所述多级分频电路通过将第一信号输入到所述多级分频电路中而将所述第一信号转换成具有比所述第一信号更低频率的第二信号，其中所述第一至第η级互相电连接成使得第Ui是从 1至l」n-l的自然数)级分频电路的输出变成第(i+Ι)级分频电路的输入，其中对应于第一级分频电路的基本单元和对应于第二级分频电路至第η级分频电路的基本单元布局成使得所述第一级分频电路的接线的接线长度或电连接到所述第一级分频电路的接线的接线长度短于所述第二级分频电路至第η级分频电路的接线的接线长度或电连接到所述第二级分频电路至第η级分频电路的接线的接线长度。
8.一种用于制造具有包括第一至第η级的多级分频电路的半导体器件的方法，所述多级分频电路通过将第一信号输入到所述多级分频电路中而将所述第一信号转换成具有比所述第一信号更低频率的第二信号，其中所述第一至第η级互相电连接成使得第Ui是从 1至l」n-l的自然数)级分频电路的输出变成第(i+Ι)级分频电路的输入，其中对应于第一级分频电路的基本单元和对应于第二级分频电路至第η级分频电路的基本单元布局成使得所述第一级分频电路的接线或电连接到所述第一级分频电路的接线与另一条接线交叉的次数小于所述第二级分频电路至第η级分频电路的接线或电连接到所述第二级分频电路至第η级分频电路的接线与另一条接线交叉的次数。
9.如权利要求1至8中任一项所述的用于制造半导体器件的方法，其中所述多级分频电路是具有η级的分频电路，η是2或更大的自然数，其中所述第二信号的频率是所述第一信号的频率的1/2η。
全文摘要
为了减小分频电路中、特别在多级分频电路中的电流消耗，在多级分频电路中，输入的信号在前级具有更高的频率，并且输入的信号在下一级具有更低的频率。从而，布局优先从对应于具有更高频率的信号输入到其中的分频电路的基本单元执行，并且然后执行接线连接。也就是说，执行对应于多级分频电路的多个基本单元的布置，使得如与具有更低频率的信号输入到其中的接线比较，具有更高频率的信号输入到其中的接线具有更短的接线长度并且具有与其他接线的更少交叉，使得接线的寄生电容和寄生电阻减少。
文档编号G06F17/50GK102165578SQ20098013811
公开日2011年8月24日 申请日期2009年9月17日 优先权日2008年9月23日
发明者热海知昭 申请人:株式会社半导体能源研究所