为单个1C封装。在所示出的具体实施例中，可存在多个核。 更确切地说，可存在多个低功率核。此外，还可存在多个高功率核。在所示出的 实施例中，可存在高功率核320CT320P
[0033] 在一个实施例中，低功率核可操作在0与600兆赫（MHz)之间的频率，而高功率核 可操作在600MHz与2. 5吉赫（GHz)之间的频率。在一些实施例中，这些核可属于同质设计， 不过低功率核操作在较低频率级。然而，在许多实施例中，这些核可属于异质设计。例如， 低功率核可以是相对简单的有序处理器，诸如基于英特尔? Atom?设计的核。替代地，高功 率核可属于更复杂的无序设计，诸如英特尔?架构（IA)32核，诸如英特尔Core?设计。要 指出，每一个核都可包含各种结构，包含前端单元、执行单元、后端单元等。此外，在每个核 内可存在高速缓冲存储器的一个或多个级。所有核都可耦合到共享高速缓存330,共享高速 缓存330在一个实施例中可以是L2高速缓存，L2高速缓存又耦合到相干系统总线和组构 340以提供到各种不同组件的互连，各种不同组件可经由一组控制器耦合到SoC。在所示出 的实施例中，此类控制器可包含照相机控制器350、视频控制器355、图形控制器360、存储 器控制器365 (诸如双倍数据速率（DDR)存储器控制器）、一个或多个中断控制器370,还有 其它控制器375。尽管在图3的实施例中在这个高等级示出，但要理解，本发明的范围不限 于这个方面。
[0034] 使用本发明的实施例，与核切换关联的开销可被最小化，从而减少用于切换的等 待时间，消除颠簸，并实现SMP核的可预测动态切换，由此降低软件复杂性。
[0035] 根据多个将来执行量子（例如下一量子和随后量子（t和t+1))的性能要求，核切 换可动态发生，并且对操作系统和软件应用完全透明。由于异质核各具有不同功率性能特 性，因此切换阈值可被调谐到SoC的特定实现。例如，如果预测针对700MHz的频率（并且 假定600MHz的上阈值），则从低功率核到高功率核的确定可发生。
[0036] 表1示出了根据本发明一个实施例基于预测算法确定是否动态切换SMP核的策略 管理器的输出。
[0037] 表 1
【主权项】
1. 一种设备，包括： 第一核，用于执行指令； 第二核，用于执行指令，所述第二核相对于所述第一核不对称，并且具有比所述第一核 更高的功耗等级；W及 策略管理器部件，用于接收操作系统调度信息、至少一个将来量子的性能预测信息W 及当前处理器利用信息，并至少部分基于所述操作系统调度信息、所述性能预测信息W及 所述当前处理器利用信息确定将来量子的性能预测W及是否引起所述第一核与所述第二 核之间的切换。
2. 如权利要求1所述的设备，进一步包括；性能监视部件，用于向所述策略管理器部 件提供所述当前处理器利用信息。
3. 如权利要求1所述的设备，其中所述策略管理器部件包括在所述第一核和所述第 二核之一上执行的固件。
4. 如权利要求1所述的设备，其中所述策略管理器部件包括处理器的功率控制器，所 述处理器对应于配置在单个半导体管巧上的多核处理器。
5. 如权利要求1所述的设备，其中所述操作系统调度信息对于多个将来量子中的每 个包含要执行的过程的数量和线程的数量。
6. 如权利要求5所述的设备，其中所述当前处理器利用信息包含每周期的指令和处 理器利用率。
7. 如权利要求1所述的设备，其中所述策略管理器部件用于确定是否引起对所述第 一核和所述第二核中至少一个的频率的改变。
8. 如权利要求1所述的设备，其中所述策略管理器部件用于发出使在所述第一核上 执行的操作系统（0巧进入临界区段并使所述设备能够将所述0S的执行切换到对所述0S 透明的所述第二核的调用。
9. 如权利要求8所述的设备，其中所述第一核将把所述第一核的状态保存到共享存 储器，锁定互相排斥位置，并且在所述0S执行切换之前激活定时器。
10. 如权利要求9所述的设备，其中如果在所述定时器期满之前在所述第二核上执行 所述0S期间所述定时器被清除，则所述第一核将使所述第一核的高速缓存无效。
11. 如权利要求10所述的设备，其中如果在所述定时器期满之前所述定时器未被清 除，则所述第一核将使所述0S禁用所述临界区段并重新开始在所述第一核上执行。
12. 如权利要求1所述的设备，其中所述设备包括包含所述第一核和所述第二核的片 上系统（SoC)，并且其中所述策略管理器将在所述第一核和所述第二核中的启用核上执行。
13. -种方法，包括； 在多核处理器的第一核中从策略管理器接收指示对处理器操作参数的改变的调用； 执行完成未决的访问和阻止对所述第一核的中断的动作集合； 将所述第一核的状态存储在禪合到所述第一核的共享存储器中，并设置所述共享存储 器的互相排斥位置；W及 启动定时器，并确定在所述定时器期满之前所述定时器是否被清除。
14. 如权利要求13所述的方法，其中所述处理器操作参数包括在所述第一核与第二 核之间的核切换W使工作载荷从所述第一核移动到所述第二核，并且进一步包括在启动所 述定时器之后将事件从所述第一核发送到所述第二核w使所述第二核唤醒。
15. 如权利要求14所述的方法，进一步包括： 响应于确定在所述定时器期满之前所述定时器被清除而使所述第一核进入低功率状 态。
16. 如权利要求14所述的方法，进一步包括； 响应于所述定时器到期而使所述第一核重新开始执行所述工作载荷，而没有所述核切 换。
17. 如权利要求13所述的方法，进一步包括： 将所述第一核状态的校验和与所述第一核状态保存在所述共享存储器中；W及 经由所述第二核访问所述第一核状态和所述校验和，并确定所述校验和是否有效。
18. 如权利要求17所述的方法，进一步包括： 响应于确定所述校验和是有效的而将所述第一核状态加载到所述第二核中，并且此后 清除所述定时器。
19. 如权利要求18所述的方法，进一步包括； 响应于确定所述校验和不是有效的而不清除所述定时器。
20. -种通信装置，布置成执行如权利要求13至19中任一项所述的方法。
21. 至少一个机器可读介质，包括多个指令，所述指令响应于在计算装置上的执行而 使所述计算装置执行如权利要求13至19中任一项所述的方法。
22. -种用于处理指令的设备，配置成执行如权利要求13至19中任一项所述的方法。
23. -种设备，包括用于执行如权利要求13至19中任一项所述的方法的部件。
【专利摘要】在一个实施例中，策略管理器可接收操作系统调度信息、至少一个将来量子的性能预测信息以及当前处理器利用信息，并至少部分基于这个接收的信息确定将来量子的性能预测以及是否引起多核处理器的不对称核之间的切换。描述并要求保护其它实施例。
【IPC分类】G06F9-38, G06F9-46, G06F1-32
【公开号】CN104583900
【申请号】CN201380046118
【发明人】萨卡达 P.
【申请人】英特尔公司
【公开日】2015年4月29日
【申请日】2013年9月19日
【公告号】EP2904466A1, US20140101411, WO2014055254A1