半导体器件及其操作方法
【专利说明】半导体器件及其操作方法
[0001]相关申请的交叉引用
[0002]本申请要求2013年11月28日提交的申请号为10_2013_0146568的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
[0003]各种实施例涉及一种半导体器件及其操作方法，更具体而言，涉及一种配置成控制半导体存储器件的损耗均衡操作(wear leveling operat1n)的半导体器件及其操作方法。
【背景技术】
[0004]诸如与非型(NAND)快闪存储器件或相变存储器件的半导体存储器件可能具有相对有限数目的写入请求，这些写入请求可以在单元的性能开始恶化之前在单元上执行。例如，对于相变存储器件，有限数目的写入请求可以在16至18的范围。
[0005]在一些情况下，当写入操作相对集中在特定的单元区中时，整个存储器件的寿命可能降低。通常执行损耗均衡操作以将写入操作均匀地分布在半导体存储器件的整个单元区上。典型地，当执行写入请求时，从主机接收的逻辑地址被映射成半导体存储器件的物理地址，并且在映射的物理地址上执行写入请求。
【发明内容】
[0006]在一个实施例中，一种半导体器件可以包括:第一地址高速缓冲存储器，被配置成储存半导体存储器件的物理地址和与所述物理地址相关的写入计数；地址监控器，被配置成基于接收的写入请求来更新第一地址高速缓冲存储器中的物理地址和写入计数；以及仲裁器，被配置成响应于来自地址监控器的命令而将与写入请求相关的写入地址和写入数据储存在写入高速缓冲存储器中，其中，由地址监控器产生的命令是基于是否对第一地址高速缓冲存储器中的物理地址和写入计数进行更新。
[0007]在一个实施例中，一种系统可以包括半导体存储器件和被配置成控制所述半导体存储器件的控制器。控制器可以包括:地址高速缓冲存储器，被配置成储存半导体存储器件的物理地址和与所述物理地址相关的写入计数；地址监控器，被配置成基于接收的写入请求来更新地址高速缓冲存储器中的物理地址和写入计数；以及仲裁器，被配置成响应于来自地址监控器的命令而将与写入请求相关的写入地址和写入数据储存在写入高速缓冲存储器中，其中，由地址监控器产生的命令是基于是否对第一地址高速缓冲存储器中的物理地址和写入计数进行更新。
[0008]在一个实施例中，一种半导体器件的操作方法可以包括:判断与写入请求相关的写入地址是否存在于第一地址高速缓冲存储器中；以及当与储存在第一地址高速缓冲存储器中的写入地址相关的写入计数超过阈值时，在写入高速缓冲存储器上执行写入请求。
【附图说明】
[0009]图1是包括半导体器件的实施例的系统的框图表示；
[0010]图2说明地址高速缓冲存储器的一个实施例的数据结构；
[0011]图3说明地址高速缓冲存储器的一个实施例的数据结构；
[0012]图4说明写入高速缓冲存储器的实施例的数据结构；
[0013]图5是与在包括图2的地址高速缓冲存储器的半导体器件处接收的写入请求相关的地址监控器的实施例的操作实例的流程图表示；
[0014]图6是与在包括图3的地址高速缓冲存储器的半导体器件处接收的写入请求相关的地址监控器的实施例的操作实例的流程图表示；
[0015]图7是当半导体器件包括图2的地址高速缓冲存储器时，在执行损耗均衡操作之后，地址监控器的实施例的操作实例的流程图表示；
[0016]图8是当半导体器件包括图3的地址高速缓冲存储器时，在执行损耗均衡操作之后，地址监控器的实施例的操作实例的流程图表示。
【具体实施方式】
[0017]以下将参照附图更详细地描述各种实施例。在本公开中，相似的附图标记在各种附图和实施例中表示相似的部分。
[0018]图1是包括半导体存储器件1000的实施例的系统的框图表示。
[0019]半导体器件1000从主机10中接收读取/写入请求，并且根据接收到的读取/写入请求来控制半导体存储器件20的一个或更多个操作。半导体存储器件20可以包括与非型(NAND)快闪存储器件和相变存储器件，但是不局限于此。
[0020]地址映射器700将从主机10中接收的逻辑地址转换成物理地址。例如，可以通过对物理地址和关键数据(key data)执行异或(XOR)操作来完成地址映射。
[0021]半导体器件1000的实施例可以对半导体存储器件20执行损耗均衡操作。
[0022]例如，可以通过在预定数目的写入计数之后改变逻辑地址与物理地址之间的映射关系来执行损耗均衡操作。
[0023]改变映射关系的操作可以采用若干不同的方式来执行。在一个实施例中，可以利用地址交换方法，即每次选择两个逻辑地址，并且交换与这两个选中的逻辑地址相对应的物理地址。
[0024]例如，当第一逻辑地址LI和第二逻辑地址L2分别被映射成第一物理地址Pl和第二物理地址P2时，可以交换与所述逻辑地址相对应的物理地址。更具体地，第一逻辑地址LI可以被映射成第二物理地址P2，第二逻辑地址L2可以被映射成第一物理地址Pl。
[0025]针对损耗均衡操作在整个存储地址区上顺序地执行每次对两个逻辑地址的交换操作。在下文中，回合(round)表示对整个存储地址区执行交换操作的周期。在很多情况下，写入请求可能相对更集中在映射关系已经改变的逻辑地址上。映射关系不能改变，直到与交换操作相关的回合完成为止。在回合执行时，与相对更集中的写入请求相关的逻辑地址有关的物理地址可能恶化。
[0026]写入请求相对更集中在特定物理地址上的状态将被表述为与物理地址相对更可能被破坏的物理地址相关的状态。
[0027]相对更可能被破坏的物理地址可以被储存在单独的高速缓冲存储器中。可以通过单独的高速缓冲存储器来执行针对相对更可能被破坏的物理地址的写入或读取请求。
[0028]半导体器件1000的一个实施例可以包括:仲裁器100、地址监控器200、地址高速缓冲存储器300、写入高速缓冲存储器400、请求队列500、命令发生器600以及地址映射器700。
[0029]地址映射器700将从主机10中接收的逻辑地址转换成物理地址。例如，可以通过对物理地址和关键数据执行异或(XOR)操作来完成地址映射。
[0030]仲裁器100判断从主机10中接收的请求的处理顺序，并且将接收的请求储存在请求队列500中。仲裁器100通过参照地址高速缓冲存储器300来判断请求的物理地址是否相对更可能被破坏，并且与写入高速缓冲存储器400接口以执行针对请求的物理地址的写入请求。
[0031]地址监控器200监控请求的物理地址是否相对更可能被破坏，并且将相对更可能被破坏的物理地址储存在地址高速缓冲存储器300中。
[0032]地址高速缓冲存储器300由地址监控器200来管理。地址监控器200将相对更可能被破坏的物理地址储存在地址高速缓冲存储器300中。以下将描述地址高速缓冲存储器300的实施例的数据结构。
[0033]写入高速缓冲存储器400储存与高速缓存在地址高速缓冲存储器300中的物理地址相关的数据。以下将描述写入高速缓冲存储器400的实施例的数据结构。
[0034]请求队列500根据由仲裁器200判断的处理顺序来储存从主机10中接收的请求。
[0035]命令发生器600根据由请求队列500提供的请求来产生用于控制半导体存储器件20的一个或更多个操作的命令，并