式，处理器对嵌入式存储器进行读、写或删除操作中的至少一种，进而实现对嵌入式存储器的程序升级。
[0101]依照本发明的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明的保护范围应当以本发明权利要求所界定的范围为准。
【主权项】
1.一种处理器系统，包括: 第一选择器，包括第一至第三端口 ； 分别与第一选择器的第一至第三端口连接嵌入式存储器、处理器和高速缓冲存储器，所述嵌入式存储器用于存储应用程序代码， 其中，所述第一选择器提供控制信号的路由功能，使得第一端口与第二端口之间的第一信号路径、或者第一端口与第三端口之间的第二信号路径连通。2.根据权利要求1所述的处理器系统，其中，所述第一选择器还包括第一选择端口，所述第一选择器根据第一选择端口提供的第一选择信号，选择第一信号路径和第二信号路径之一连通。3.根据权利要求2所述的处理器系统，其中，所述处理器提供所述第一选择信号，当处理器的频率小于第一阈值时，所述第一选择信号使得第一信号路径连通，当处理器的频率大于等于第一阈值时，所述第一选择信号使得第二信号路径连通。4.根据权利要求1所述的处理器系统，其中， 在第一信号路径连通时，所述嵌入式存储器工作于低功耗模式，其中，处理器直接从嵌入式存储器读取数据， 在第二信号路径连通时，所述嵌入式存储器工作于高效访问模式，其中，在高速缓冲存储器与嵌入式存储器之间进行数据缓存。5.根据权利要求4所述的处理器系统，其中，所述处理器获取的数据为指令和/或操作数。6.根据权利要求2所述的处理器系统，还包括: 第二选择器，包括第四至第六端口 ； 程序存储器，用于存储应用程序代码；以及 接口控制器，所述接口控制器将所述程序存储器与所述第二选择器的第五端口相连接， 其中，所述嵌入式存储器和所述第一选择器分别连接至所述第二选择器的第四端口和第六端口， 所述第二选择器提供控制信号的路由功能，使得第四端口与第六端口之间的第三信号路径、或者第五端口与第六端口之间的第四信号路径连通。7.根据权利要求6所述的处理器系统，其中所述程序存储器为SPIFLASH存储器，并且所述接口控制器为SPI接口控制器。8.根据权利要求6所述的处理器系统，其中，所述第二选择器还包括第二选择端口，所述第二选择器根据第二选择端口提供的第二选择信号，选择第三信号路径和第四信号路径之一连通。9.根据权利要8所述的处理器系统，其中，所述处理器提供所述第二选择信号，当嵌入式存储器的空间大于第二阈值时，所述第二选择信号使得第三信号路径连通；当嵌入式存储器的空间小于第二阈值时，所述第二选择信号使得第四信号路径连通。10.根据权利要求6所述的处理器系统，其中，当第三信号路径连通时，所述处理器系统处于正常工作模式，其中在处理器与嵌入式存储器之间自动进行数据缓存，当第四信号路径连通时，所述处理器系统处于程序扩展模式，其中在处理器与程序存储器之间自动进行数据缓存。11.根据权利要求6所述的处理器系统，还包括: 连接在处理器与接口控制器之间的第一控制寄存器， 所述第一控制寄存器提供附加的第一寄存器控制模式，其中，处理器对程序存储器进行读、写和擦除操作中的至少一种操作。12.根据权利要求11所述的处理器系统，其中，接口控制器可编程复用。13.根据权利要求11所述的处理器系统，还包括: 连接在处理器和嵌入式存储器之间的第二控制寄存器； 所述第二控制寄存器提供附加的第二寄存器控制模式，其中，处理器对嵌入式存储器进行读、写和擦除操作中的至少一种操作。14.根据权利要求13所述的处理器系统，还包括内存，所述内存连接在处理器和外设设备之间，用于存储从外设设备读取的数据，其中，在第一寄存器控制模式中，处理器读取内存的数据，并且经由第一控制寄存器和接口控制器写入程序存储器；在第二寄存器控制模式中，处理器读取内存的数据，并且经由第二控制寄存器写入嵌入式存储器。15.根据权利要求14所述的处理器系统，其中内存的数据是升级文件的至少一部分。16.根据权利要求14所述的处理器系统，其中高速缓冲存储器具有地址锁定功能，在预先将驱动程序复制到高速缓冲存储器中并锁定之后，才执行高速缓冲存储器中的驱动程序，切换接口控制器的工作模式。17.一种用于处理器系统的存储器控制方法，包括: 将处理器的频率与第一阈值进行比较； 当处理器的频率小于第一阈值时，嵌入式存储器工作于低功耗模式；以及 当处理器的频率大于等于第一阈值时，嵌入式存储器工作于高速访问模式， 其中，在高速访问模式中，处理器经由高速缓冲存储器从嵌入式存储器获取指令和/或操作数； 在低功耗模式中，处理器直接从嵌入式存储器获取指令和/或操作数。18.根据权利要求17所述的方法，其中，通过第一选择器提供控制信号的路由功能，使得嵌入式存储器工作于低功耗模式和高速访问模式之一。19.根据权利要求18所述的方法，其中，第一选择器包括分别与嵌入式存储器、处理器和高速缓冲存储器相连的第一至第三端口，并且第一选择器根据第一选择信号，使得在第一端口与第二端口之间的第一信号路径、第一端口与第三端口之间的第二信号路径连通。20.根据权利要求19所述的方法，其中， 在第一信号路径连通时，所述嵌入式存储器工作于低功耗模式， 在第二信号路径连通时，所述嵌入式存储器工作于高效访问模式。21.根据权利要求17所述的方法，还包括: 将应用程序与嵌入式存储器的容量进行比较； 当应用程序小于嵌入式存储器的容量时，处理器系统工作于正常工作模式；以及 当应用程序大于等于嵌入式存储器的容量时，处理器系统工作于程序扩展模式， 其中，在正常工作模式中，处理器从嵌入式存储器获取指令和/或操作数； 在程序扩展模式中，处理器从程序存储器获取指令和/或操作数。22.根据权利要求21所述的方法，其中，通过第二选择器提供控制信号的路由功能，使得处理器系统工作于正常工作模式和程序扩展模式之一。23.根据权利要求22所述的方法，其中，所述第二选择器包括分别与嵌入式存储器、第一选择器、接口控制器相连的第四至第六端口，并且第二选择器根据第二选择信号，使得第四端口与第六端口之间的第三信号路径、或者第五端口与第六端口之间的第四信号路径连通。24.根据权利要求23所述的方法，其中， 在第三信号路径连通时，所述处理器系统处于正常工作模式， 在第四信号路径连通时，所述处理器系统处于程序扩展模式。25.根据权利要求17所述的方法，还包括， 采用第一控制寄存器对程序存储器的接口控制器进行编程复用，其中，处理器对程序存储器进行读、写和擦除操作中的至少一种操作。26.根据权利要求25所述的方法，其中通过对程序存储器的写操作来升级应用程序。27.根据权利要求17所述的方法，还包括， 采用第二控制寄存器对嵌入式存储器进行编程复用，其中，处理器对嵌入式存储器进行读、写和擦除操作中的至少一种操作。28.根据权利要求27所述的方法，其中，通过对嵌入式存储器的写操作来升级应用程序。
【专利摘要】公开了处理器系统及其存储器控制方法。所述处理器系统，包括：第一选择器，包括第一至第三端口；分别与第一选择器的第一至第三端口连接嵌入式存储器、处理器和高速缓冲存储器，所述嵌入式存储器用于存储应用程序代码，其中，所述第一选择器提供控制信号的路由功能，使得第一端口与第二端口之间的第一信号路径、或者第一端口与第三端口之间的第二信号路径连通。所述处理器系统通过第一信号路径和第二信号路径的选择，在低功耗模式和高效访问模式之间切换，从而兼顾处理器的运行效率和功耗，并且降低芯片成本。
【IPC分类】G06F1/32, G06F12/0888
【公开号】CN105404591
【申请号】CN201510958859
【发明人】张和平, 周如愿, 徐国柱
【申请人】杭州士兰微电子股份有限公司
【公开日】2016年3月16日
【申请日】2015年12月18日