件的任意合理的组合实现。
[0076]用这样的方式，移动设备200可以响应于由SoC 230的电流控制单元235生成的实时、接近实时或者周期性地更新的电力管理信息，使用PMIC 220动态地调整(或者改变)一个或多个参考电压的电平。在本发明构思的特定实施例中，接口连接205可以是使能PMIC 220将与电源信号、组成电池等等相关的状态信息和/或反馈信息通信到SoC 230的双路(two-way)接口连接。
[0077]图10是进一步的示出图9的PMIC 220的一个例子的框图。参照图10，PMIC 220包括I2C接口电路221、寄存器222、参考电压发生器223、多路复用器224、电压比较器225、防反跳逻辑(de-bounce logic) 226 和开漏缓冲器(open drain pad) 227。
[0078]PMIC接口(例如，I2C接口电路)221经由串行数据通信协议从外部设备(例如，图9中的SoC 230)接收电力管理信息(例如，定义一个或多个参考电压电平的信息)。因此，在图10的示出实施例中，PMIC接口 221在串行数据端口(SCL)处接收从外部提供的串行时钟和在串行数据端口(SDA)处接收从外部提供的串行数据。
[0079]寄存器222可以包括多个独立数据寄存器或者类似的电路，其被配置为以控制数据的形式存储电力管理信息。对于此，寄存器222从PMIC接口 221接收电力管理信息。这里，在与图10的实施例相关的一个简单例子中，电力管理信息被假定为包括提供给多路复用器224的第一部分(例如，3比特)、提供给比较器225的第二部分(2比特)和提供给防反跳逻辑226的第三部分(例如，6比特)。
[0080]在图10的示出例子中，进一步假定参考电压发生器223被配置为生成多个(例如，八个)参考电压，它们由多路复用器224响应于由寄存器222提供的电力管理信息的第一部分(3比特)来分别选择。比较器225将提供给电池电力缓冲器(VBAT)的电源电压Vin与多路复用器224选择的参考电压REF进行比较。这里，通过由寄存器222提供的电力管理信息的第二部分(例如，2比特)来选择电压比较器225的迟滞电平(hysteresis level)。
[0081]防反跳逻辑226是一种通常用于降低或者消除来自由比较器225提供的比较信号(CMP_0UT)的反跳信号部分(即，信号抖动)的电路。防反跳逻辑226的响应由防反跳定时信息(即，电力管理信息的第三部分)控制。例如，当比较信号在预定防反跳时间期间被保持时，防反跳逻辑226可以被用来生成有效警报信号SVD，其中防反跳时间是定义的时间段，在该时间段之后，比较信号的持续电平(例如，‘H’或者‘L’ )被识别为有效(例如，正常/低电池或者肯定/否定)SVD警报信号。用这样的方式，防反跳逻辑226与由电力管理信息的第三部分选择的各个防反跳时间成比例地降低信号反跳。
[0082]例如，响应于由防反跳逻辑226提供的防反跳比较信号，开漏缓冲器227输出SVD警报信号到信号缓冲器(L0WBAT)。图10中示出的开漏缓冲器227包括晶体管MT、第一二极管D1和第二二极管D2、和信号缓冲器。晶体管连接在信号缓冲器与接地端GND之间并且响应于由防反跳逻辑226提供的防反跳比较信号被导通/截止。第一二极管D1连接在信号缓冲器与接地端之间，第二二极管D2连接在电源端VDD与信号缓冲器之间。
[0083]图11是进一步的示出图10的防反跳逻辑226的一个例子的框图。参照图11，防反跳逻辑226包括计数器226-1、与(AND)门226-2和触发器226-3。
[0084]计数器226-1从比较器225接收取样时钟(SMP_CLK)以及比较信号，以及目标计数器比特数据(例如，电力管理信息的第三部分)。响应于这些输入信号，计数器226-1使用响应于目标计数器比特数据的计数器来对比较信号进行计数。用这样的方式，不同的防反跳时间可以被应用于(多个)计数器。
[0085]与门226-2对匹配值(即，计数器226-1的输出值)和取样时钟执行与运算。与门226-2的结果输出被用来使能(或者同步)提供防反跳的比较信号的触发器226-3。
[0086]通过以上描述的结构，防反跳逻辑226响应于目标计数器比特数据来降低或者消除比较信号的反跳信号部分以便提供可靠的警报信号。
[0087]图12是概述根据本发明构思的另一实施例的、操作移动设备的方法的流程图。参考图9和图12，电流控制单元235响应于检测到/未检测到或预测到/未预测到电力事件来生成电力管理信息，所述电力事件诸如低电池状况、用户启动强电流消耗功能等等。响应于由电流控制单元235提供的电力管理信息，PMIC 220设置参考电压REF的电平(S305)。然后，电源电压Vin与参考电压REF相比较(S310)。当确定电源电压Vin低于参考电压REF(S310=是)时，生成相应的防反跳比较信号并且将其提供为SVD警报信号(S320)。然后，响应于SVD警报信号，时钟分频器214调整提供给CPU234的操作时钟CLK的频率(S330)。这可以通过以响应于SVD警报信号选择的时钟分频比划分从外部提供的源时钟SCLK来实现。可替换地，当电源电压Vin高于参考电压REF时操作时钟频率可以保持在给定(例如，默认)频率上。
[0088]根据上述实施例，由电力管理电路，诸如图9的PMIC 220，使用的一个或多个参考电压可以通过经由PMIC 220与SoC 230之间的接口连接205接收到的电力管理信息来不同地定义。在这样的实施例中，电流控制单元235可以用来不仅向PMIC 220提供电力管理信息，而且还向时钟分频器232提供时钟分频比信息。
[0089]图13是概述根据本发明构思的又一实施例的、操作移动设备的方法的另一流程图。图13中所示的方法的步骤分别类似于图12中所示的方法的步骤，除了时钟分频比信息，以及在步骤S405中参考电压信息被生成并且分别通信给时钟分频器232和PMIC寄存器 222。
[0090]因此，在像相对于上述附图描述的实施例一样的、本发明构思的特定实施例中，可以通过响应于SVD警报信号调整提供给CPU的操作时钟的频率，来在移动设备中有效管理电力。
[0091]图14是不出根据发明构思的又一实施例的移动设备的框图。参照图14，移动设备300类似地包括每一上述实施例中的电池310、电力管理集成电路(PMIC)320和片上系统330。但是，除了时钟分频器332、电流控制单元335、中断控制器333之外，图14的SoC 330包括物理上与CPU 334分离的图形处理单元(GPU)336。PMIC 320和SoC 330经由接口连接331/321连接。
[0092]这里，提供给CPU 334的操作时钟CLK可以与提供给GPU 336的操作时钟相同(或不同)。也就是说，在本发明构思的特定实施例中，时钟分频器332可以使用一个时钟分频比划分源时钟以生成提供给CPU 334的第一操作时钟，还使用第二时钟分频比划分源时钟以生成提供给GPU 336的第二操作时钟。第一 /第二时钟分频比和第一 /第二操作时钟的定义可以关于分配给CPU 334和GPU 336的操作优先权。因此，响应于接收到的(多个)警报信号，可以不同地和/或根据不同的调整时间来调整各个操作时钟。
[0093]图15是概述根据本发明构思的又一实施例的、操作移动设备的方法的又一方法的流程图。参照上述实施例和图14和图15，电流控制单元335预测电力事件(例如，与一些事件关联的峰值电流或者电流量)(S510)。电流控制单元335还可以生成用于建立参考电压的电力管理信息以及时钟分频比信息(S520)。此后，如存储在时钟分频器332中的时钟分频比可以用来响应于警报信号生成期望频率的操作时钟(S530)。
[0094]图16是概述根据本发明构思的实施例的、操作移动设备的又一方法的流程图。参照上述实施例和图16，检测与电池状况或者移动设备操作状况有关的电力事件(S610)。对于电力事件的检测的性质和模式将根据应用变化，但是许多电力事件将与高电流需求或者弱电池状况关联。鉴于检测到的电力事件，接收SVD警报信号SVD (S620)，并且作为响应，提供给CPU的操作时钟的频率被降低(S630)。一旦电力事件过去，就可以升高操作时钟频率(S640)。使用该方法，用于生成一个或多个警报信号的一个或多个参考电压可以被优化为检测到的电力事件和关联的状况。
[0095]在上述实施例中，操作时钟是通过使用选择的时钟分频比适当地划分源时钟频率生成的。但是，本发明构思所计划的一个或多个操作时钟可以以别的方式生成和/或控制频率。例如，本发明构思的特定实施例中使用的特定SoC可以在内部生成操作时钟。
[0096]图17是不出根据发明构思的又一实施例的移动设备的框图。参照图17，移动设备400包括电池410、电力管理集成电路(PMIC)420和片上系统(SoC)430。PMIC 420类似地配置为具有比较器425和参考电压发生器423。但是，SoC 430包括响应于如上所述的SVD警报信号并且在时钟控制单元434的控制下在内部生成操作时钟的时钟发生器432。另外，图17中所示的元件类似于图14中所示的那些。
[0097]如前面所述，上面描述的SoC可以在移动设备内配置并且操作为应用处理器。图18是示出根据发明构思的又一实施例的移动设备的框图。参照图18，移动设备500包括应用处理器(AP) 510、存储设备520、储存设备530和用于分别提供操作电压给功能模块540至570的电力管理集成电路(PMIC)580。
[0098]应用处理器510控制移动设备500的总体操作。也就是说，应用处理器510控制存储设备520、存储设备530和功能模块540至570。
[0099]应用处理器510可以用来检测和/或预测与(多个)组成中央处理单元关联的各