非易失存储器内容的双重保护装置的制造方法
【技术领域】
[0001]本实用新型涉及核电仪控领域非易失存储器内容的保护装置，尤其涉及通过硬接线控制和FPGA芯片内部可编程逻辑控制的双重方式来对非易失存储器内容进行保护控制的装置。
【背景技术】
[0002]在核电仪控领域，经常需要将一些设定值、参数等数据存入非易失性存储器(non-volatile memory，简称NVM)中，使得这些参数在仪控系统启动、运行及意外失电的情下根据需要获得预先设定的参数值等数据，提高系统运行的灵活性和可靠性。另一方面，这些设定值和参数保持相对稳定，不会随着仪控系统运行工况的改变而改变，因此需要避免无意中对NVM芯片中所存储的内容进行改变。
[0003]对NVM中内容的保护可以通过硬件或软件的方式实现。中国专利《读写保护电路》(公布号:CN102243890A)提供一种对NVM中内容进行硬件保护的读写保护电路，其主要包含存储器与控制电路。控制电路用于决定存储器所接收的电源。存储器具有一接脚用于决定存储器的存取状态，当此接脚接收高准位电压，则存储器的存取状态被设定为只读；当此接脚接收低准位电压，则存储器的存取状态被设定为可读写。其中，通过该控制电路的设计，其能使制造端的使用者读写存储器数据，并使整机端的使用者仅能读取数据。中国专利《嵌入式系统中写保护的控制方法和装置》(公布号:CN102207913A)提供了一种通过软件的方式对嵌入式系统中存储器内容进行写保护的方法，该方法包括:获取引起CPU总线异常中断的写指令所要写入的非法写入地址，其中，非法写入地址被预先设置为写保护；将非法写入地址修改为允许写入的区域的地址；对允许写入的区域的地址执行写指令的操作。该发明解决了现有技术中的嵌入式系统中写保护方法安全性较低的问题，提高了嵌入式系统中写保护的安全性。
[0004]现有的对NVM中内容保护主要采用软件或硬件的方式来实现，当相关的软件或硬件出现故障时，就有可能对NVM中内容做出无意中的改动，从而危害系统的正常运行。这一不足对于核电仪控系统来说非常严重，因此需要一种对核电仪控系统中的NVM内容进行多重保护的方法。
[0005]基于FPGA的核电保护系统平台没有软件及CPU，完全由FPGA来实现核心的控制逻辑和运算功能。如何在这个平台上实现核电仪控系统中对于NVM内容的多重写保护功能是影响反应堆保护系统平台可靠性和安全性的一项关键技术。基于FPGA的核电保护系统平台的NVM内容进行多重保护的方法也是是业内广大科技人员的重大研究课题和为之努力的方向。
【发明内容】
[0006]本实用新型要解决的技术问题是提出一种非易失存储器内容的双重保护装置及其保护方法，其可以使得核电保护系统中的NVM内容既可以以机箱为单位被整体写保护，又可以在机箱内所有NVM允许写操作的前提下由机箱内单个逻辑板卡来对单个NVM内容进行独立的控制。该保护装置及保护方法在核电保护系统运行的情况下禁止对整个机箱内NVM的内容进行写操作，同时在核电保护系统调试的情况下根据需要由机箱中单个板卡上的FPGA来控制是否对本板卡上的NVM中的内容进行修改。
[0007]为达到上述目的，本实用新型采用的技术方案是:一种非易失存储器内容的双重保护装置，包括非易失存储器、FPGA芯片和硬件控制电路开关，其特征在于:所述非易失存储器的写保护信号引脚与所述硬件控制电路开关连接，所述非易失存储器的片选信号引脚与所述FPGA芯片的一个引脚连接，所述FPGA芯片的另一引脚与所述硬件控制电路开关连接。
[0008]以上所述非易失存储器的写保护信号引脚和所述FPGA芯片的一个引脚通过所在的通用逻辑板卡的连接器连接至背板，然后接至位于背板的所述硬件控制电路开关上。
[0009]以上所述包含非易失存储器和FPGA芯片的通用逻辑板卡可以有多块，每一块通用逻辑板卡上的非易失存储器的写保护信号引脚和FPGA芯片的一个引脚都通过所在的通用逻辑板卡的连接器连接至背板，并且这些引脚信号在背板上连接在一起，然后接至位于背板的硬件控制电路开关上。
[0010]本实用新型的积极效果是可以对NVM内容进行多重写保护:第一重写保护功能由机箱外部硬件控制电路开关控制，硬件控制电路开关通过背板与机箱内所有通用逻辑板卡上的NVM芯片的写保护信号引脚相连接，从而控制整个机箱内NVM内容是否可以被进行擦除和写操作；第二重保护由机箱内各通用逻辑板卡上的FPGA芯片引脚输出的信号控制，FPGA芯片引脚与NVM芯片的片选信号引脚相连，用于控制单个NVM内容是否被写保护。若在核电保护系统运行的情况下第一重写保护功能禁止对整个机箱内NVM存储器的内容进行写操作，则第二重保护也禁止对整个机箱内所有单个NVM存储器的内容进行写操作；在核电保护系统调试的情况下第一重写保护功能根据需要允许对整个机箱内NVM的内容进行写操作，此时第二重写保护功能将根据FPGA芯片内部可编程逻辑的其它信号来决定是否允许对机箱内单个的NVM内容进行写操作。本实用新型不但提高了核电保护系统中对于NVM内容写保护的可靠性，而且提高了其实施的灵活性，满足了基于FPGA的核电保护系统平台的对NVM存储器芯片所存储内容进行控制的多样性的要求。
【附图说明】
[0011]图1是单个通用逻辑板卡上非易失存储器内容被写保护的示意图；
[0012]图2是一个机箱内所有非易失存储器内容被写保护的示意图；
[0013]图3是FPGA芯片对非易失存储器的写保护可编程逻辑示意图。
【具体实施方式】
[0014]以下结合附图对本实用新型的实施例作进一步详细描述，但本实施例并不限制本实用新型，凡是采用本实用新型的相似结构及其相似变化，均应列入本实用新型的保护范围。
[0015]—种非易失存储器内容的双重保护装置，其实施的载体可以为基于FPGA的核电保护系统一个机箱内的通用逻辑板卡、背板以及相连接的连线。机箱中包含一个以上的通用逻辑板卡，通用逻辑板卡上包含非易失存储器、FPGA芯片、电源芯片等芯片组成的电路，这些芯片引脚或者与通用逻辑板卡上的其它信号线相连，或者通过通用逻辑板卡上的连接器与外部信号线相连。这些芯片的电源引脚(Vcc)