专利名称：半导体器件的高电压发生器件的制作方法
技术领域：
本发明涉及半导体器件，并且更加具体地，涉及半导体器件中的高 电压发生器，其能够在活动操作(active operation)期间减少操作电流。
背景技术：
通常，半导体存储器件的电源可以分为外部电源或内部电源。外部电源将包括Vext (外部电压)、Vss (接地电压)、Vref (输入 基准电压)、VextQ (静噪外部电压)等等。内部电源将包括Vpp (字线 使能电压)、Vbb (单元阵列本体(bulk)偏压)、Vint(内部搮作电压) 等等。与此同时，大多数DRAM之内的单元块被设计以具有相互耦合的 一个晶体管和一个单元电容器。单元晶体管通常使用NMOS晶体管， 这归因于它们在面积和电流驱动能力方面的优点。为了从单元读取逻辑 高数据和将其写入到单元中，比数据电压高的电压被施加到单元晶体管 的栅极。用于驱动单元晶体管的电压通常被称作"高电压Vpp"。图l是半导体器件中的传统高电压发生器的电路图。参考图1，半导体器件的高电压发生器10包括第一高电压泵单元 20、笫二高电压泵单元30和振荡器40。通过在下面的例子中显示第一高电压Vppl的生成来描迷半导体器 件的高电压发生器10的操作。如果根据半导体器件中的ROM中存储的定时激活使能信号EN， 则振荡器40被使能并生成时钟信号CLK1和CLK2。从第一高电压泵单元20输出的高电压Vppl由电阻器Rl和R2分 担。比较器22比较分压Va和从基准电压发生器23生成的基准电压 Vref，并且生成緩冲器使能信号enl。第一緩冲器24响应緩冲器使能信号enl而被激活，并且输出与时 钟信号CLK1同步的泵使能信号P-enl。第一高电压泵2:i响应泵使能信号P-enl而将高电压Vppl提高到特 定电压电平。图2显示了几个波形信号，用于图示图l的操作。参考图2，半导体器件的高电压发生器件IO在器件的活动操作时间 OP TIME期间持续生成时钟信号CLK1和CLK2。生成的时钟信号 CLK1和CLK2被传送到高电压泵单元20和30，并且参与抽运 (pumping)操作。然而，高电压泵单元20和30操作的时间实质上不 是总的活动操作时间OP TIME,而是每个操作模式的初始时间，亦即 程序操作的初始抽运时间A或读取操作的初始抽运时间B。这样一来， 振荡器40就在活动操作时间OP TIME期间被不必要地使能以生成时钟 信号CLK1和CLK2，所以浪费了电能。发明内容本发明针对半导体器件的高电压发生器，其能够以这样的方式减少 用于在没有执行抽运操作的活动操作时间期间操作振荡器的电流使用 使能信号控制振荡器以使能高电压泵，以便振荡器仅当高电压泵中的一 个或多个在器件的活动操作时间期间执行抽运操作时才生成时钟信号。在一个实施例中，半导体器件的高电压发生器包括第一高电压泵单 元、第二高电压泵单元和时钟信号发生单元。笫一高电压泵单元比较第 一高电压和第一基准电压以生成第一使能信号，并且响应第一使能信号 和第一时钟信号而执行抽运操作以生成第一高电压。第二高电压泵单元 比较第二高电压和第二基准电压以生成第二使能信号，并且响应第二使 能信号和第二时钟信号而执行抽运操作以生成第二高电压。当第一使能
信号和第二使能信号中的至少一个被使能时，时钟信号发生羊元响应第 一使能信号和第二使能信号而生成第一时钟信号或第二时钟信号。在另一个实施例中，半导体器件的高电压发生器包括多个高电压泵 单元和时钟信号发生单元。所述多个高电压泵单元比较多个高电压中的 一个和基准电压以生成多个使能信号中的一个，并且响应所述多个使能信号中的一个和时钟信号而执行抽运操作以生成所述多个高电压中的 一个。时钟信号发生单元编码所述多个使能信号。如果使能信号中的至 少一个被使能，则时钟信号发生单元生成时钟信号，并且如果所有的使 能信号都被使能，则时钟信号发生单元禁用。在还有另一个实施例中，半导体器件的高电压发生器件包括第一高 电压泵单元、第二高电压泵单元和时钟发生单元。响应根据从时钟编码 器输出的振荡器使能信号生成的第一时钟信号，第一高电压泵单元生成 第一高电压。响应根据振荡器使能信号生成的第二时钟信号，第二高电 压泵单元生成第二高电压。时钟发生单元比较第一高电压泵单元的输出 电压和基准电压，比较根据所述比较结果的第一使能信号、第二高电压 泵单元的输出电压和基准电压，并且响应根据所述比较结果的第二使能 信号而生成第一时钟信号和第二时钟信号。时钟发生单元由时钟编码器 和振荡器组成。时钟编码器用于编码第一使能信号、编码第二使能信号并生成振荡器使能信号。振荡器用于根据振荡器使能信号生成第一时钟 信号和第二时钟信号。
图l是传统半导体器件的高电压发生器的电路图。图2显示了几个信号波形，用于图示图l的操作。图3是根据本发明实施例的半导体器件的高电压发生器的电路图。图4a和4b是图3中显示的时钟编码器的详细电路图。图5是图3中显示的振荡器132的详细电路图。图6图示了信号的波形，用于图示图3的操作。
具体实施方式
参考附图来描述根据本专利的特定实施例。图3是根据本发明实施例的半导体器件的高电压发生器的电路图。参考图3，高电压发生器100包括第一高电压泵单元110、第二高电 压泵单元120和时钟发生单元130。可以使用多个高电压泵单元以生成 多个不同的高电压，但是对于本实施例，作为例子描述其中高电压发生 器件100包括两个高电压泵单元110和120的情况。第一高电压泵单元110包括第一高电压泵111、比较器112、基准电 压发生器113、笫一緩冲器114以及电阻器R1和R2。电阻器Rl和R2串联连接在第一高电压Vppl和接地电压Vss之间。 第一高电压Vppl根据电阻器Rl和R2的电阻值被分担以生成分压Va。比较器112比较分压Va和从基准电压发生器113输出的基准电压 Vref。当分压Va低于基准电压Vref时，比较器112将緩冲器使能信号 enl输出为高电平。第一緩沖器114响应緩冲器使能信号enl而被激活，并且输出与从 时钟发生单元130输出的第一时钟信号CLK1同步的泵使能信号 P_enl。第一高电压泵111响应泵使能信号P一enl而执行抽运操作，并且生 成第一高电压Vppl。第二高电压泵单元120具有如第一高电压泵单元IIO那样的类似构 造和操作，并且为了简单起见将不详细描述。时钟发生单元130包括时钟编码器131和振荡器132。时钟编码器 131编码分别从第一高电压泵单元110和第二高电压泵单元120生成的 緩冲器使能信号eiil和en2，并且生成振荡器使能信号EN。振荡器132 响应振荡器使能信号EN而生成时钟信号CLK1和CLK2。图4a是图3中显示的时钟编码器131的详细电路图。
参考图4a，可以使用OR门实现时钟编码器131。 OR门逻辑地组 合緩冲器使能信号enl和en2，并且输出振荡器使能信号EN。图4b是时钟编码器131的详细电路图，其用在具有3个或更多高 电压泵的高电压发生器中。参考图4b，时钟编码器131包括多个NOR门NOR1到NOR5、NAND 门ND11和ND12以及反相器IVll。双输入NOR门NOR1到NOR4逻 辑地分别组合多个緩冲器使能信号enl到en8，并且输出4个组合信号。 双输入NAND门ND11和ND12逻辑地组合分别来自NOR门NOR1到 NOR4的所述4个组合信号，并且输出两个组合信号。NOR门NOR5 逻辑地组合从NAND门ND11和ND12输出的所述两个组合信号，并且 输出组合信号。反相器IV11反相NOR门NOR5的输出信号，并且输 出振荡器使能信号EN。图5是图3中显示的振荡器132的详细电路图。参考图5，振荡器132包括基准电压发生单元132A、第一控制电压 发生单元132B、第二控制电压发生单元132C和SR锁存单元132D。基准电压发生单元132A包括第一到笫三晶体管Tl到T3和电阻器 R。第一晶体管Tl连接在电源电压和输出节点Ql之间，并且将电源电 压传输到输出节点Ql。电阻器R连接在电源电压和输出节点Ql之间。 第二和第三晶体管T2和T3串联连接在输出节点Ql和接地电压之间， 并且根据输出节点Ql的信号(亦即基准电压Vref和振荡器使能信号 EN)而被驱动。基准电压发生单元132A根据电阻器R和第二晶体管 T2的电阻值而分担电源电压，并且输出基准电压Vref。第一到第三晶 体管Tl到T3使用NMOS晶体管。第一控制电压发生单元132B根据使能信号EN而被驱动，并且根 据反相输入信号/Q和基准电压Vref输出第一控制电压VC1。第一控制 电压VC1决定时钟的周期。第一控制电压发生单元132B包括第一 PMOS晶体管Pl、第一 NMOS晶体管Nl、第二 NMOS晶体管N2、第一电容器Cl、运算放大 器OP1和第三PMOS晶体管。第一 PMOS晶体管Pl连接在电源电压 和节点Q2之间，并且根据反相输入信号/Q而被驱动。第一 NMOS晶 体管Nl连接到节点Q2，并且根据反相输入信号/Q而被驱动。第二 NMOS晶体管N2连接在第一 NMOS晶体管Nl和接地电压之间，并且 根据基准电压Vref而被驱动。第一电容器C1连接在第二节点Q2和接 地电压之间。运算放大器OP1具有向其输入第二节点Q2的电压的负端 子和向其输入基准电压Vref的正端子，并且生成第一控制电压VC1。 第三PMOS晶体管P3连接在电源电压和运算放大器0P1的输出端之 间，并且根据使能信号EN而被驱动。第二控制电压发生单元132C根据使能信号EN而被驱动，并且根 据输入信号Q和基准电压Vref而传输第二控制电压VC2以决定时钟的 周期。第二控制电压发生单元132C包括第二 PMOS晶体管P2、第三 NMOS晶体管N3、第四NMOS晶体管N4、第二电容器C2、运算放大 器OP2和第五NMOS晶体管N5。第二 PMOS晶体管P2连接在电源电 压和节点Q3之间，并且根据输入信号Q而被驱动。第三NMOS晶体 管N3连接到节点Q3，并且根据输入信号Q而被驱动。第四NMOS晶 体管N4连接在第三NMOS晶体管N3和接地电压之间，并且根据基准 电压Vref而被驱动。第二电容器C2连接在节点Q3和接地电压之间。 运算放大器OP2具有向其输入节点Q3的电压的负端子和向其输入基准 电压Vref的正端子，并且生成第二控制电压VC2。第五NMOS晶体管 N5连接在电源电压和运算放大器OP2的输出端之间，并且根据反相使能信号ENb而被驱动。SR锁存单元132D根据第一和第二控制电压VC1和VC2而生成时 钟信号CLK1和CLK2。SR锁存单元132D包括第一反相器II,用于反相第一控制电压 VC1;第二反相器I2,用于反相第二控制电压VC2;第一和第二NAND 门ND1和ND2，它们连接以形成锁；以及第三反相器I3，用于反相第 一NAND门ND1的输出。图6图示了信号的波形，用于图示图3的操作。
下面参考图6详细地描述根据本发明实施例的半导体器件的高电压 发生器件的操作。1)笫一时段笫一高电压泵单元110的电阻器R1和R2分担第一高电压Vppl， 其低于期望电压，并且生成分压Va。比较器112比较分压Va和来自基 准电压发生器113的基准电压Vref，并且将緩冲器使能信号enl生成为 高电平。第二高电压泵单元120的电阻器R3和R4分担第二高电压Vpp2， 并且生成分压Vb。比较器122比较分压Vb和来自基准电压发生器123 的基准电压Vref，并且将緩沖器使能信号en2生成为低电平。时钟编码器131编码緩冲器使能信号enl和緩沖器使能信号en2， 并且将振荡器使能信号EN输出为高电平。振荡器132的基准电压发生单元132A响应振荡器使能信号EN而 根据电阻器R和晶体管T2的电阻值来分担电源电压，并且生成基准电 压Vref 。第一和第二控制电压发生单元132B和132C之内的第二和第四 NMOS晶体管N2和N4的沟道根据栅电压Vgate而变化，所以能够减 少漏向接地的电流量。进而，考虑到第一和第二电容器Cl和C2所导 致的延迟，反相器P1、 Nl的下降时间显著增加得长于其上升时间，并 且反相器P2、 N3的下降时间显著增加得长于其上升时间。此时，如果第一和第二控制电压发生单元132B和132C之内的节点 Q2和节点Q3的电压落到基准电压Vref之下，则其再次反相并输入到 SR锁存单元132D。 SR锁存单元132D的输出在笫一和第二控制电压 VC1和VC2中的一个的下降沿处被反相，然后被反馈到另一端子。因 此，时钟信号CLK1和CLK2被输出。它们的周期由第一和第二电容器 Cl和C2以及第二和第四NMOS晶体管N2和N4的延迟时间决定并且 ^L^^"出。第一緩沖器114响应时钟信号CLK1和緩冲器使能信号enl而被使
能，并且输出泵使能信号P一enl。笫一高电压泵111响应泵使能信号P— enl而执行抽运操作，并且i成特定电平的第一高电压Vppl。2) 第二时段被提高到特定电平的第一高电压Vppl提高了分压Va。因此，从比 较器113输出的緩冲器使能信号enl被禁用到低电平。时钟编码器131响应低电平的緩冲器使能信号enl和低电平的緩沖 器使能信号en2而将振荡器使能信号EN输出为低电平。因此，振荡器 132的操作失活，从而停止时钟发生操作。所以，用于生成时钟CLK1 和CLK2的电流消耗停止。3) 笫三时段以与第 一 高电压泵单元110的抽运操作相同的方式执行第二高电压 泵单元120的抽运操作。第二高电压泵单元120比较基准电压Vref和笫二高电压Vpp2的分 压Vb,并且将緩冲器使能信号en2生成为高电平。时钟编码器131响应低电平的緩冲器使能信号enl和高电平的緩沖 器使能信号en2而将振荡器使能信号EN生成为高电平。振荡器132响应振荡器使能信号EN而输出具有恒定周期的时钟信 号CLK2。第二高电压泵单元120的第二緩冲器124响应高电平的緩冲器使能 信号en2和时钟信号CLK2而生成泵使能信号P—en2。第二高电压泵121 响应泵使能信号P一en2而执行抽运操作，并且4第二高电压Vpp2生成 为特定电平。如上所述，根据本发明，控制振荡器，以通过使用使能信号使能高 电压泵，仅当多个高电压泵中的一个或多个在器件的活动操作时间期间 执行抽运操作时才生成时钟信号。因此，在没有执行抽运操作的活动操 作时间期间，可以减少用于操作振荡器的电流。本发明的上述实施例是示意性的，并且各种替换都是可能的。其他的
添加、删减或修改在考虑到本公开的情况下是明显的，并且打算落在附加 权利要求的范围之内。
权利要求
1.一种半导体器件的高电压发生器，包括第一高电压泵单元，其比较第一高电压和第一基准电压并生成第一使能信号，并且响应所述第一使能信号和第一时钟信号而执行抽运操作以生成所述第一高电压；第二高电压泵单元，其比较第二高电压和第二基准电压并生成第二使能信号，并且响应所述第二使能信号和第二时钟信号而执行抽运操作以生成所述第二高电压；以及时钟信号发生单元，其当所述第一使能信号和所述第二使能信号中的至少一个被使能时，响应所述第一使能信号和所述第二使能信号而生成所述第一时钟信号或所述第二时钟信号。
2. 如权利要求l所述的高电压发生器，其中，所述第一高电压泵 单元包括高电压泵，其执行所述抽运操作以生成所述第一高电压； 电阻器单元，其分担所述第一高电压以生成分压； 比较器，其比较所述分压和所述基准电压以生成所述第一使能信 号；以及緩冲器，其响应所述第一使能信号和所述第一时钟信号而生成泵使
3.如权利要求2所述的高电压发生器，其中，所述第二高电压泵单元包括高电压泵，其生成所述第二高电压；电阻器单元，其分担所述第二高电压以生成分压；比较器，其比较所述分压和所述基准电压以生成所述第二使能信号；以及緩沖器，其响应所述第二使能信号和所述第二时钟信号而生成泵使
4.如权利要求l所述的高电压发生器，其中，所述时钟信号发生 单元包括时钟编码器，其响应所述第一使能信号和所述第二使能信号而生成 振荡器使能信号；以及能信号。能信号。振荡器，其响应所述振荡器使能信号而生成所述笫一时钟信号或所 述第二时钟信号。
5. 如权利要求4所述的高电压发生器，其中，当所述第一使能信 号和所述第二使能信号中的至少一个被使能时，所述时钟编码器输出高 电平的所述振荡器使能信号。
6. 如权利要求4所述的高电压发生器，其中，所述时钟编码器包 括OR门。
7. 如权利要求4所述的高电压发生器，其中，所述振荡器包括 控制电压发生器，其响应所述振荡器使能信号而生成控制电压； 第一控制电压发生单元，其根据反相输入信号和响应所述振荡器使能信号的所述控制电压而传输笫一控制电压以决定时钟的周期；第二控制电压发生单元，其根据输入信号和响应所述振荡器使能信号的所述控制电压而传输第二控制电压以决定时钟的周期；以及SR锁存单元，其根据所述第一和第二控制电压生成所述第一或第二时钟信号。
8. —种半导体器件的高电压发生器，包括多个高电压泵单元，其比较多个高电压中的一个和基准电压并生成 多个使能信号中的一个，并且响应所述多个使能信号中的一个和时钟信 号而执行抽运操作，以生成所述多个高电压中的一个；以及时钟信号发生单元，其编码所述多个使能信号，并且如杲所述多个 使能信号中的至少一个被使能，则生成所述时钟信号，其中，如果所有的所述多个使能信号都祐 使能，则所述时钟信号发 生单元禁用。
9. 一种半导体器件的高电压发生器，包括第一高电压泵单元，其响应根据从时钟编码器输出的振荡器使能信 号生成的第一时钟信号，生成第一高电压；第二高电压泵单元，其响应根据所述振荡器使能信号生成的第二时 钟信号，生成第二高电压；以及时钟发生单元，其比较所述第一高电压泵单元的输出电压和基准电压，并且比较根据所述比较结果的第一使能信号、所述第二高电压泵单 元的输出电压和所述基准电压，而且响应根据所述比较结果的第二使能 信号而生成所述第一时钟信号和所述第二时钟信号，其中，所述时钟发生单元包括时钟编码器，用于编码所述第一使 能信号和所述第二使能信号并生成所述振荡器使能信号；以及振荡器， 用于根据所述振荡器使能信号生成所述第一时钟信号和所述第二时钟 信号。
全文摘要
半导体器件的高电压发生器包括第一高电压泵单元、第二高电压泵单元和时钟信号发生单元。第一高电压泵单元比较第一高电压和第一基准电压以生成第一使能信号，并且响应第一使能信号和第一时钟信号而执行抽运操作以生成第一高电压。第二高电压泵单元比较第二高电压和第二基准电压以生成第二使能信号，并且响应第二使能信号和第二时钟信号而执行抽运操作以生成第二高电压。当第一使能信号和第二使能信号中的至少一个被使能时，时钟信号发生单元响应第一使能信号和第二使能信号而生成第一时钟信号或第二时钟信号。
文档编号G11C11/4074GK101154440SQ200610156459
公开日2008年4月2日 申请日期2006年12月31日 优先权日2006年9月29日
发明者姜溁洙 申请人:海力士半导体有限公司