专利名称：一种采样保持电路的制作方法
技术领域：
本发明涉及流水线模数转换器(ADC)中的采样保持电路技术领域， 尤其涉及一种应用增益补偿技术的低功耗采样保持电路，显著的降低了采 样保持电路对运算放大器增益的要求，减小了采样保持电路的功耗。
背景技术：
随着便携式电子产品的市场扩大，对电路的低功耗要求越来越高。如 图1所示，图1为传统的采样保持电路的结构示意图。Phi和ph2为两相 不交叠时钟，phle表示比phl下降沿稍微提前。在phl相，采样电容Cs 底极板接输入电压Vin，上极板接运算放大器的反相输入端，这时运算放 大器反相输入端与输出端接在一起成为一个单位增益结构，运算放大器的 失调电压在图中由一个接在反相输入端的电压源Vos表示，假定运算放大 器的直流增益为Ao，并忽略其它非理想因素，这时输出电压为phle变为低电平时采样结束。在ph2相，采样电容Cs上极板接运算 放大器反相输入端，底极板接运算放大器输出端，由电容的电荷保持不变 可得这时输出电压为已<formula>formula see original document page 3</formula>由运算放大器有限增益引起的输出电压的误差为Vin/(1+A。)，近似与 运算放大器的直流增益成反比。可见，要设计一个高精度的采样保持电路， 需要一个高直流增益的运算放大器。而一个高增益的运算放大器，通常需 要比较复杂的结构，功耗比较高。同时，由于每一个采样相运算放大器都 要接成单位增益结构复位，在保持相建立，当输入与共模电平相差较远时， 保持相建立需要经历大信号建立过程和小信号建立过程，影响建立速度。所以，改善样采保持电路的结构，用简单的低增益运算放大器达到较 高的精度，从而显著的降低采样保持电路的功耗是很必要的。
发明内容
(一) 要解决的技术问题 本发明的目的在于提供一种采样保持电路的结构，以对传统的采样保
持电路进行改进，在与传统的采样保持电路具有相同精度的同时，降低采 样保持电路的功耗。
(二) 技术方案
为达到上述目的，本发明的技术方案是这样实现的
一种采样保持电路，该采样保持电路包括一运算放大器、 一采样电容
Cs、 一附加电容C1、第一开关S1、第二开关S2、第三开关S3和第四开
关S4;
所述采样电容Cs的上极板接运算放大器的反相输入端，底极板接第 一开关S1，所述采样保持电路的输入电压通过第一开关S1和采样电容Cs 接运算放大器的反相输入端；
所述附加电容C1的上极板接运算放大器的同相输入端，底极板接固 定电平，所述采样保持电路的输入电压通过第四开关S4和附加电容Cl接 固定电平；
所述采样保持电路的输入电压通过第一开关Sl和第三开关S3接运算 放大器的输出端，通过第一幵关S1、采样电容Cs和第二开关S2接运算 放大器的输出端，并通过第四幵关S4接运算放大器的同相输入端。
上述方案中，所述第二开关S2接在运算放大器的反相输入端与输出 端之间，所述第四开关S4接在采样保持电路的输入与运算放大器的同相 输入端之间。
上述方案中，在所述采样保持电路的采样阶段，第一开关S1、第二开 关S2和第四开关S4闭合，第三开关S3断开，所述采样电容Cs的底极板 接采样保持电路的输入，运算放大器的反相输入端与输出端相连接，同相 输入端与采样保持电路的输入相连接，从而使得采样保持电路的输出跟踪输入。
上述方案中，在所述采样保持电路的保持阶段，第一开关S1、第二开
关S2和第四开关S4断开，第三开关S3闭合，运算放大器同相输入端与 采样保持电路的输入断开，附加电容C1上的电压保持为上一相结束时的
电压值，运算放大器的反相输入端与运算放大器的输出端断开，采样电容
Cs的底极板接到运算放大器的输出端进行保持。
(三)有益效果
上述技术方案可以看出，本发明具有以下有益效果-
1、 利用本发明，由于采用简单的低增益运算放大器结构可以达到传 统采样保持电路采用高增益运算放大器的精度，从而在保证采样保持电路 精度的情况下有效的降低了采样保持电路的功耗。
2、 利用本发明，由于采样保持电路的输出在采样相输出跟踪输入， 保持相输出仅经历小信号建立过程，所以有效的提高了采样保持电路在保 持相的建立速度。
3、 利用本发明，由于运算放大器结构简单，有效的縮短了设计周期， 也大大减小芯片了面积，降低了成本。
图1为传统的采样保持电路的结构示意图； 图2为本发明的采样保持电路的结构示意图； 图3为采样保持电路的时序关系示意图。
具体实施例方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实 施例，并参照附图，对本发明进一步详细说明。
如图2所示，图2为本发明的采样保持电路的结构示意图。该采样保 持电路包括一运算放大器、 一采样电容Cs、 一附加电容C1、第一开关S1、 第二开关S2、第三开关S3和第四开关S4。
其中，采样电容Cs的上极板接运算放大器的反相输入端，底极板接第一开关Sl，采样保持电路的输入电压通过第一开关Sl和采样电容Cs 接运算放大器的反相输入端。附加电容C1的上极板接运算放大器的同相 输入端，底极板接固定电平，采样保持电路的输入电压通过第四开关S4 和附加电容Cl接固定电平。采样保持电路的输入电压通过第一开关Sl和 第三开关S3接运算放大器的输出端，通过第一开关S1、采样电容Cs和 第二开关S2接运算放大器的输出端，并通过第四开关S4接运算放大器的 同相输入端。
在所述采样保持电路的采样阶段，第一开关S1、第二开关S2和第四 幵关S4闭合，第三开关S3断开，输入电压同时采样到两个电容的底极板 上，运算放大器的反相输入端与输出短接，使得输出电压跟踪输入电压， 假定运算放大器的反相输入端存在一个失调电压Vos，运算放大器的直流 增益为Ao,这时的输出电压为
<formula>formula see original document page 6</formula>
所述采样电容Cs的底极板接采样保持电路的输入，运算放大器的反 相输入端与输出端相连接，同相输入端与采样保持电路的输入相连接，从 而使得采样保持电路的输出跟踪输入，同时运算放大器有限增益引起的电 压误差被存储在采样电容Cs和附加电容C1上。
由于在采样相采样保持电路的输出跟踪输入，与传统釆样保持电路在 采样相进行复位相比，本发明的采样保持电路在保持相运算放大器不经历 大信号建立，减小了运算放大器建立所需的时间。
在所述采样保持电路的保持阶段，第一开关S1、第二开关S2和第四 开关S4断开，第三开关S3闭合，由于两个电容两端的输出电压都保持不 变，可以计算出这时的输出电压
由运算放大器的有限增益引起的输出电压的误差为Vin/(l+Ao)2，近似 与运算放大器直流增益的平方成反比，即这个采样保持电路理论上可以达到传统采样保持电路采用增益为A 的运算放大器相同的精度。所以大大 降低了运算放大器设计的难度，使得运算放大器在增益、带宽、功耗、摆 幅之间的折中比较容易。
运算放大器同相输入端与采样保持电路的输入断开，附加电容C1上 的电压保持为上一相结束时的电压值，运算放大器的反相输入端与运算放
大器的输出端断开，采样电容Cs的底极板接到运算放大器的输出端进行
保持，由于采样相两个电容上已经存储了由运算放大器有限增益引起的电 压误差，故保持相由运算放大器有限增益引起的输出电压的误差大大减 小，与运算放大器增益的平方成反比。
采样保持电路的时序如图3所示，开关Sl的动作滞后于S2和S4。 S2与S4断开后，在寄生电容可以忽略的情况下，Cs的底极板电荷保持不 变，Cs两端的电压也就固定，所以Sl的断开和S3的闭合不会对最终输 出电压产生影响。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行 了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而 已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修 改、等同替换、改进等，均应包含在本发明的保护范围之内。
权利要求
1. 一种采样保持电路，其特征在于，该采样保持电路包括一运算放大器、一采样电容Cs、一附加电容C1、第一开关S1、第二开关S2、第三开关S3和第四开关S4；所述采样电容Cs的上极板接运算放大器的反相输入端，底极板接第一开关S1，所述采样保持电路的输入电压通过第一开关S1和采样电容Cs接运算放大器的反相输入端；所述附加电容C1的上极板接运算放大器的同相输入端，底极板接固定电平，所述采样保持电路的输入电压通过第四开关S4和附加电容C1接固定电平；所述采样保持电路的输入电压通过第一开关S1和第三开关S3接运算放大器的输出端，通过第一开关S1、采样电容Cs和第二开关S2接运算放大器的输出端，并通过第四开关S4接运算放大器的同相输入端。
2、 根据权利要求1所述的采样保持电路，其特征在于，所述第二开 关S2接在运算放大器的反相输入端与输出端之间，所述第四开关S4接在 采样保持电路的输入与运算放大器的同相输入端之间。
3、 根据权利要求1所述的采样保持电路，其特征在于，在所述采样 保持电路的采样阶段，第一开关Sl、第二开关S2和第四开关S4闭合， 第三开关S3断开，所述采样电容Cs的底极板接采样保持电路的输入，运 算放大器的反相输入端与输出端相连接，同相输入端与采样保持电路的输 入相连接，从而使得采样保持电路的输出跟踪输入。
4、 根据权利要求1所述的采样保持电路，其特征在于，在所述采样 保持电路的保持阶段，第一开关S1、第二开关S2和第四开关S4断开， 第三开关S3闭合，运算放大器同相输入端与采样保持电路的输入断开， 附加电容C1上的电压保持为上一相结束时的电压值，运算放大器的反相 输入端与运算放大器的输出端断开，采样电容Cs的底极板接到运算放大 器的输出端进行保持。
全文摘要
本发明公开了一种采样保持电路，包括运算放大器、采样电容Cs、附加电容C1、第一开关S1、第二开关S2、第三开关S3和第四开关S4；采样电容Cs的上极板接运算放大器的反相输入端，底极板接第一开关S1，采样保持电路的输入电压通过第一开关S1和采样电容Cs接运算放大器的反相输入端；附加电容C1的上极板接运算放大器的同相输入端，底极板接固定电平，采样保持电路的输入电压通过第四开关S4和附加电容C1接固定电平；采样保持电路的输入电压通过S1和S3接运算放大器的输出端，通过S1、采样电容Cs和S2接运算放大器的输出端，并通过S4接运算放大器的同相输入端。本发明有效的降低了采样保持电路的功耗。
文档编号G11C27/02GK101281792SQ20071006517
公开日2008年10月8日 申请日期2007年4月5日 优先权日2007年4月5日
发明者周玉梅, 郑晓燕 申请人:中国科学院微电子研究所