存储单元结构及其操作方法

专利名称：存储单元结构及其操作方法
技术领域：
本发明是有关于一种存储单元结构(memory unit structure),且特别是 有关于一种在操作后降低摆动劣化(swing degradation)冲击(impact)的存储 单元结构及其操作方法。
背景技术：
目前的非挥发性内存产品中，具有可进行多次数据的存入、读取、抹 除等动作，且可在一个存储单元中进行二位元(2 bit)操作的SONOS存储单
元，已成为个人计算机和电子设备所广泛采用的一种内存组件。
一般而言，SONOS存储单元是采用一层电荷捕捉层(charge trapping
layer)取代公知闪存的多晶硅浮置栅极(floatinggate),并在这种电荷捕捉层
上下通常各有一层氧化硅层，以形成由氧化硅/氮化硅/氧化硅(ONO)层所
构成的堆栈式结构(stackedstructure)。再者，于ONO层两侧衬底中会有源
极与漏极，而在ONO层上则设有栅极。
由于传统的SONOS存储单元的ONO层中的底氧化层(bottom oxide)
是直接利用热氧化法形成在衬底上，所以其与硅芯片之衬底间是低的界面 捕捉密度(interface trap density, Dit)，约101Qcm'2eV"，但是这个Dit值被
发现会随存储单元的循环次数增加而逐渐增加，如图1所示，其中不管是 最初抹除状态(initial erase state)还是最初程序化状态(initial program state) 都与循环一万次的抹除状态及程序化状态的斜率差异极大。因而导致摆动效育巨(swing performance)降低，进而影响存储单元的操作、循环持久性(cycle endurance)以及数据保持性(retention)。

发明内容
本发明的目的在于提供一种存储单元结构，可稳定循环操作后的摆动 效能。
本发明的又一目的在于提供一种存储单元的操作方法，可对存储单元 作二位元高持久性的操作。
为实现上述目的，本发明提供存储单元结构，包括 一硅衬底；
一捕捉层，位于该硅衬底上；
一第一掺杂区与一第二掺杂区，分别位于该捕捉层两侧的该硅衬底
内；
一栅极，位于该捕捉层上；
一第一氧化层，位于该栅极与该捕捉层之间；
一高界面捕捉密度(high-Dit)材料层，位于该硅衬底与该捕捉层之间， 其中该高界面捕捉密度材料层与该硅衬底之间的界面捕捉密度(interface trap density, Dit)在lOU-lO^cn^eV-1之间；以及
一第二氧化层，位于该高界面捕捉密度材料层与该捕捉层之间。 所述的存储单元结构，其中，该高界面捕捉密度材料层与该硅衬底之 间的界面捕捉密度为1(^cm'^V'1。
所述的存储单元结构，其中，该高界面捕捉密度材料层的厚度在10 70 埃之间。所述的存储单元结构，其中，该高界面捕捉密度材料层的材料包括氮 化硅。
所述的存储单元结构，其中，该高界面捕捉密度材料层的材料包括二
氧化铪(HfQ2)、 二氧化锆(Zr02)、氮氧化锆(ZrOxNy)、氮氧化铪(HfOxNy)、 硅酸铪(HfSixOy)、硅酸锆(ZrSixOy)、氮氧硅铪(HfSixOyNz)、三氧化二铝 (A1203)、 二氧化钛(Ti02)、五氧化钽(Ta20s)、三氧化二镧(1^203)、 二氧化 钸(Ce02)、硅酸铋(Bi4Si20,2)、氧化钨(WO。、氧化钇(丫203)、铝酸镧 (LaA103)、钛酸钡锶(Ba,.xSr;ri03)、钛酸钡(BaTi03)、锆酸铅(PbZr03)、钽 酸钪铅(PbScJVz03，简称PST)、铌酸锌铅(PbZigSfb^03，简称PZN)、锆 钛酸铅(PbZrOrPbTi03，简称PZT)或铌酸镁铅(PbMgzNb"z03，简称PMN)。 所述的存储单元结构，其中，该硅衬底是p型硅衬底，且该第一掺杂 区与该第二掺杂区是n型掺杂区。
本发明提供的存储单元的操作方法，适用于一存储单元，该存储单元 具有一硅衬底、位于该硅衬底上的一捕捉层、分别位于该捕捉层两侧的该 硅衬底内的一第一掺杂区与一第二掺杂区、位于该捕捉层上的一栅极、位 于该栅极与该捕捉层之间的一第一氧化层、位于该硅衬底与该捕捉层之间 的一高界面捕捉密度材料层以及位于该高界面捕捉密度材料层与该捕捉 层之间的一第二氧化层，其中该高界面捕捉密度材料层与该硅衬底之间的 界面捕捉密度(Dit)在10" 10"cm'V/"之间，该操作方法包括
程序化该存储单元时，于该栅极上施加一第一正电压，于该第二掺杂 区施加一第二正电压，并使该第一惨杂区为0伏特，以利用信道热电子 (channel hot electron, CHE)方式程序化该存储单元之一側的位元；抹除该存储单元时，于该栅极上施加一第一负电压，于该第二掺杂区 施加一第三正电压，并使该第一掺杂区为O伏特，以利用价带对价带热电
洞(band-to-band tunneling hot hole, BTBTHH)方式抹除该存储单元的该侧 的位元。
所述的存储单元的操作方法，其中，该第一掺杂区是源极，且该第二 掺杂区是漏极。
所述的存储单元的操作方法，其中，该第一掺杂区是漏极，且该第二 掺杂区是源极。
所述的存储单元的操作方法，其中，该第一正电压大于该第二正电压。 本发明还提供一种存储单元的操作方法，适用于一存储单元，该存储 单元具有一硅衬底、位于该硅衬底上的一捕捉层、分别位于该捕捉层两侧 的该硅衬底内的一第一掺杂区与一第二掺杂区、位于该捕捉层上的一栅 极、位于该栅极与该捕捉层之间的一第一氧化层、位于该硅衬底与该捕捉 层之间的一高界面捕捉密度材料层以及位于该高界面捕捉密度材料层与 该捕捉层之间的一第二氧化层，其中该高界面捕捉密度材料层与该硅衬底 之间的界面捕捉密度(Dit)在1011 1013011—、V'之间，该操作方法包括
程序化该存储单元时，于该栅极上施加一第四正电压，并使该第一掺
杂区与该第二掺杂区为0伏特，以利用富勒-诺德汉(Fowler-Nordheim， FN) 方式程序化该存储单元；
抹除该存储单元时，于该栅极上施加一第二负电压，并使该第一掺杂 区与该第二掺杂区为0伏特，以利用富勒-诺德汉(FN)方式抹除该存储单 元。所述的存储单元的操作方法，其中，该第一掺杂区是源极，且该第二 掺杂区是漏极。
所述的存储单元的操作方法，其中，该第一掺杂区是漏极，且该第二 掺杂区是源极。
本发明又提供一种存储单元结构，包括 一硅衬底；
一捕捉层，位于该硅衬底上；
一第一掺杂区与一第二掺杂区，分别位于该捕捉层两侧的该硅衬底
内；
一栅极，位于该捕捉层上；
一第一介电层，位于该栅极与该捕捉层之间；以及
一第二介电层，位于该硅衬底与该捕捉层之间，其中该第二介电层与
该硅衬底之间的界面捕捉密度(Dit)在10" l(^cir^eV'1之间。
所述的存储单元结构，其中，该第二介电层与该硅衬底之间的界面捕
捉密度为10l2cm—2eV—1 。
所述的存储单元结构，其中，该第二介电层包括氧化层。 所述的存储单元结构，其中，该硅衬底是p型硅衬底，且该第一掺杂
区与该第二掺杂区是n型掺杂区。
所述的存储单元结构，其中，该第一介电层包括氧化层。 本发明再提供一种存储单元的操作方法，适用于一存储单元，该存储 单元具有一硅衬底、位于该硅衬底上的一捕捉层、分别位于该捕捉层两侧 的该硅衬底内的一第一掺杂区与一第二掺杂区、位于该捕捉层上的一栅极、位于该栅极与该捕捉层之间的一第一介电层以及位于该硅衬底与该捕 捉层之间的一第二介电层，其中该第二介电层与该硅衬底之间的界面捕捉密度(Dit)在10" l(^cm、V"之间，该操作方法包括程序化该存储单元时，于该栅极上施加一第一正电压，于该第二掺杂 区施加一第二正电压，并使该第一掺杂区为0伏特，以利用信道热电子 (CHE)方式程序化该存储单元一侧的位元；抹除该存储单元时，于该栅极上施加一第一负电压，于该第二掺杂区 施加一第三正电压，并使该第一掺杂区为O伏特，以利用价带对价带热电 洞(BTBTHH)方式抹除该存储单元之该侧的位元。所述的存储单元的操作方法，其中，该第一掺杂区是源极，且该第二 掺杂区是漏极。所述的存储单元的操作方法，其中，该第一掺杂区是漏极，且该第二 掺杂区是源极。所述的存储单元的操作方法，其中，该第一正电压大于该第二正电压。 本发明再提供一种存储单元的操作方法，适用于一存储单元，该存储 单元具有一硅衬底、位于该硅衬底上的一捕捉层、分别位于该捕捉层两侧 的该硅衬底内的一第一掺杂区与一第二掺杂区、位于该捕捉层上的一栅 极、位于该栅极与该捕捉层之间的一第一介电层以及位于该硅衬底与该捕 捉层之间的一第二介电层，其中该第二介电层与该硅衬底之间的界面捕捉 密度(Dit)在10" l(Pcn^eV"之间，该操作方法包括程序化该存储单元时，于该栅极上施加一第四正电压，并使该第一掺 杂区与该第二掺杂区为O伏特，以利用富勒-诺德汉(FN)方式程序化该存储单元；抹除该存储单元时，于该栅极上施加一第二负电压，并使该第一掺杂 区与该第二掺杂区为0伏特，以利用富勒-诺德汉(FN)方式抹除该存储单元。所述的存储单元的操作方法，其中，该第一掺杂区是源极，且该第二 掺杂区是漏极。所述的存储单元的操作方法，其中，该第一掺杂区是漏极，且该第二 掺杂区是源极。换言之，本发明提出了一种存储单元，包括一个硅衬底、位于硅衬底 上的一层捕捉层、分别位于捕捉层两侧的硅衬底内的第一与第二掺杂区、 位于捕捉层上的一个栅极、位于栅极与捕捉层之间的一层第一氧化层、位 于硅衬底与捕捉层之间的一层高界面捕捉密度(interface trap density, Dit) 材料层以及位于高界面捕捉密度材料层与捕捉层之间的 一层第二氧化层， 其中高界面捕捉密度材料层与硅衬底之间的界面捕捉密度在 10" 10。cm-2eV-'之间。在本发明的一实施例中，上述高界面捕捉密度材料层与硅衬底之间的 界面捕捉密度为1012cm'2eV—、在本发明的一实施例中，上述高界面捕捉密度材料层的厚度在10 70 埃之间。在本发明的一实施例中，上述高界面捕捉密度材料层的材料包括氮化娃o在本发明的一实施例中，上述高界面捕捉密度材料层的材料包括二氧化铪(HfQ2)、 二氧化锆(Zr02)、氮氧化锆(ZrOxNy)、氮氧化铪(HfDxNy)、硅 酸铪(HfSixOy)、硅酸锆(ZrSixOy)、氮氧硅铪(HfSixOyN》、三氧化二铝(^203)、 二氧化钛(Ti02)、五氧化钽(Ta20s)、三氧化二镧(1^203)、 二氧化钸(Ce02)、 硅酸铋(Bi4Si20,2)、氧化钨(W03)、氧化钇(￥203)、铝酸镧(LaA103)、钛酸 钡锶(BaUxSrxTi03)、钛酸钡(BaTi03)、锆酸铅(PbZr03)、钽酸钪铅 (PbSczTaNz03，简称PST)、铌酸锌铅(PbZnzMh.z03,简称PZN)、锆钛酸铅 (PbZr03-PbTi03，简称PZT)或铌酸镁铅(PbMgzNb,.z03，简称PMN)。在本发明的一实施例中，上述硅衬底是p型硅衬底，且第一掺杂区与 第二掺杂区是n型掺杂区。本发明又提出一种存储单元的操作方法，适用于上述在高界面捕捉密 度材料层与硅衬底之间的界面捕捉密度(Dit)为10" 10^cm—^V—1之间的存 储单元。其操作方法包括程序化存储单元时，于栅极上施加第一正电压， 于第二掺杂区施加第二正电压，并使第一掺杂区为0伏特，以利用信道热 电子(channd hot electron, CHE)方式程序化存储单元一侧的位元；抹除存 储单元时，于栅极上施加一第一负电压，于第二掺杂区施加一第三正电压， 并使第一掺杂区为0伏特，以利用价带对价带热电洞(band-to-band tunneling hot hole, BTBTHH)方式抹除存储单元该侧的位元。本发明再提出一种存储单元的操作方法，适用于上述在高界面捕捉密 度材料层与硅衬底之间的界面捕捉密度(Dit)为1011 1013011—2eV"之间的存 储单元。其操作方法包括程序化存储单元时，于栅极上施加一第四正电 压，并使第一掺杂区与第二掺杂区为0伏特，以利用富勒-诺德汉 (Fowler-Nordheim， FN)方式程序化所述存储单元；而在抹除存储单元时，于栅极上施加一第二负电压，并使第一掺杂区与第二掺杂区为O伏特，以利用富勒-诺德汉(FN)方式抹除所述存储单元。在本发明的一实施例中，上述第一掺杂区是源极、第二掺杂区是漏极。 在本发明的一实施例中，上述第一掺杂区是漏极、第二掺杂区是源极。 在本发明的一实施例中，上述第一正电压大于第二正电压。 本发明另提出一种存储单元，包括一个硅衬底、位于硅衬底上的一层 捕捉层、分别位于捕捉层两侧的硅衬底内的第一与第二掺杂区、位于捕捉 层上的一个栅极、位于栅极该捕捉层之间的一层第一介电层以及位于硅衬 底与捕捉层之间的一层第二介电层，其中第二介电层与硅衬底之间的界面 捕捉密度(Dit)在10" 10"cm^V"之间。在本发明的另一实施例中，上述第二介电层与硅衬底之间的界面捕捉 密度为10^m-VST1。在本发明的另一实施例中，上述第二介电层包括氧化层。 在本发明的另一实施例中，上述硅衬底是p型硅衬底，且第一掺杂区 与第二掺杂区是n型掺杂区。在本发明的另一实施例中，上述第一介电层包括氧化层。 本发明又提出一种存储单元的操作方法，适用于上述在第二介电层与 硅衬底之间的界面捕捉密度(Dit)为10" 10"cm^V'之间的存储单元。其 操作方法包括程序化存储单元时，于栅极上施加第一正电压，于第二掺 杂区施加第二正电压，并使第一掺杂区为0伏特，以利用信道热电子(CHE) 方式程序化存储单元一侧的位元；抹除存储单元时，于栅极上施加一第一 负电压，于第二掺杂区施加一第三正电压，并使第一掺杂区为O伏特，以利用价带对价带热电洞(BTBTHH)方式抹除存储单元该侧的位元。本发明再提出一种存储单元的操作方法，适用于上述在第二介电层与 硅衬底之间的界面捕捉密度(Dit)为10" 10"cm^V"之间的存储单元。其操作方法包括程序化存储单元时，于栅极上施加一第四正电压，并使第 一掺杂区与第二掺杂区为0伏特，以利用富勒-诺德汉(FN)方式程序化存储 单元；而在抹除存储单元时，于栅极上施加一第二负电压，并使第一掺杂 区与第二掺杂区为O伏特，以利用富勒-诺德汉(FN)方式抹除存储单元。 在本发明的另一实施例中，上述第一掺杂区是源极、第二掺杂区是漏极。在本发明的另一实施例中，上述第一掺杂区是漏极、第二掺杂区是源极。在本发明的另一实施例中，上述第一正电压大于第二正电压。 本发明因为将硅衬底与其上层之间的界面设为在lO'^lO'^m-^V-1之 间的高界面捕捉密度(Dit),所以当操作循环次数逐渐增加后，其摆动效能 能可维持在一定的程度，因此存储单元的操作、循环持久性以及数据保持 性都会尽可能的维持在可容许的范围内，而不至于使存储单元失效。本发明提供的存储单元结构可稳定循环操作后的摆动效能；以降低在操作后摆动劣化之冲击。本发明提供的存储单元的操作方法可对存储单元作二位元高持久性 的操作；以解决启始电压(Vt)损失的问题；可维持存储单元的数据保持性;以进行单一位元操作且可改善存储单元的循环持久性。


图1是公知SONOS存储单元在操作最初与经一万次循环后的I-V曲 线图。图2A是依照本发明第一实施例的一种存储单元结构进行二位元程序 化操作时的剖面示意图。图2B是图2A存储单元结构进行二位元抹除操作时的剖面示意图。 图2C是图2A存储单元结构进行单一位元程序化操作时的剖面示意图。图2D是图2A存储单元结构进行单一位元抹除操作时的剖面示意图。 图3A是图2A存储单元结构进行二位元程序化操作最初与经15K次、30K次循环后的I-V曲线图。图3B是图2A存储单元结构进行二位元抹除操作最初与经15K次、30K次循环后的I-V曲线图。图4A是依照本发明第二实施例的一种存储单元结构进行二位元程序化操作时的剖面示意图。图4B是图4A存储单元结构进行二位元抹除操作时的剖面示意图。 图4C是图4A存储单元结构进行单一位元程序化操作时的剖面示意图。图4D是图4A存储单元结构进行单一位元抹除操作时的剖面示意图。
具体实施方式
为让本发明的上述特征和优点能更明显易懂，特举较佳实施例，并配合附图作详细说明。以下将隨附图更充分地描述本发明的实施例。不过，本发明尚可以多 种不同形式来实践，且不应将其解释为限于说明书所陈述的实施例。而且， 在附图中，为明确起见可能夸示各层以及区域的尺寸，而未按照实际比例 绘示。此外，在说明书中所使用的用语仅是为描述以下的应用实施例，且并 非用来限制本发明。至于说明书中所使用的「第一」、「第二」等用语，只 是用来将某一区域、层或部分与另一区域、层或部分作区别，并不代表其 形成顺序或是操作顺序。第一实施例图2A是依照本发明第一实施例的一种存储单元结构进行二位元程序 化操作时的剖面示意图。请参照图2A，第一实施例的存储单元包括一个硅衬底200、 一层捕捉层202、第一掺杂区204a与第二掺杂区204b、 一个栅极206、 一层第一氧化层208、 一层高界面捕捉密度(high-Dit)材料层210以及一层第二氧化层212。在本实施例中，硅衬底200是p型硅衬底，第一掺杂区204a与第二掺杂区204b是n型掺杂区。而捕捉层202是位于硅衬底200上、第一与第二掺杂区204a和204b则分别是位于捕捉层202两侧的硅衬底200、栅极206位于捕捉层202上、第一氧化层208则位于栅极206与捕捉层202之间。至于高界面捕捉密度材料层210是位于硅衬底200与捕捉层202之间，第二氧化层212则位于高界面捕捉密度材料层210与捕捉层202之间，其中高界面捕捉密度材料层210与硅衬底200之间的界面捕捉密度(interface trap density, Dit)在lO^K^cn^eV1之间；较佳为lO^m-Vv^此外，高界面捕捉密度材料层210的厚度譬如是在10 70埃之间；较佳为30埃。至于高界面捕捉密度材料层210的材料可为氮化硅；抑或，二氧化 铪(HfD2)、 二氧化锆(Zr02)、氮氧化锆(ZrOxNy)、氮氧化铪(HfCXNy)、硅酸 铪(HfSixOy)、硅酸锆(ZrSixOy)、氮氧硅铪(HfSixOyNO、三氧化二铝(八1203)、 二氧化钛(Ti02)、五氧化钽(Ta20s)、三氧化二镧(1^203)、 二氧化钸(Ce02)、 硅酸铋(Bi4Si20,2)、氧化钨(W03)、氧化钇(￥203)、铝酸镧(LaA103)、钛酸 钡锶(BaUxSrxTi03)、钛酸钡(BaTi03)、锆酸铅(PbZr03)、钽酸钪铅 (PbSczTai.z03，简称PST)、铌酸锌铅(PbZnzNb,.z03，简称PZN)、锆钛酸铅 (PbZr03-PbTi03，简称PZT)与铌酸镁铅(PbMgzNbk03，简称PMN)其中之请继续参照图2A，当对本实施例存储单元进行如图2A的二位元程序 化的操作时，可于栅极206上施加第一正电压(如Vg^0伏特)，于第二掺 杂区204b(此时可作为漏极)施加第二正电压(如Vd=5伏特)，并使第一掺 杂区204a(此时可作为源极)为Vs峋伏特，以利用信道热电子(channel hot electron, CHE)方式程序化存储单元一侧位元(即漏极侧位元)，而通常硅 衬底200是接地，所以其Vsup0伏特。另一方面，上述第一掺杂区204a 也可作为漏极、第二掺杂区204b可作为源极；换句话说，当在栅极上施 加第一正电压、在源极加第二正电压、漏极为0伏特时，可程序化存储单 元源极侧位元。而且，上述第一正电压大于第二正电压。图2B则是图2A存储单元结构进行二位元抹除操作时的剖面示意图。 请参照图2B，当对本实施例的存储单元进行二位元抹除操作时，需 要在栅极206上施加一第一负电压(如Vg=-10伏特)，于第二掺杂区204b 施加一第三正电压(如Vd=5伏特)，并使第一掺杂区204a为0伏特(如Vs=0伏特)，以利用价带对价带热电洞(band-to-band tunneling hot hole, BTBTHH) 方式抹除存储单元一侧位元(即漏极侧位元)。除了二位元操作之外，第一实施例的存储单元结构还可利用单一位元 操作的方式进行，如图2C与图2D所示。图2C是图2A存储单元结构进行单一位元程序化操作时的剖面示意 图。请参照图2C，当对本实施例存储单元进行单一位元程序化操作时， 需要在于栅极206上施加一第四正电压(如Vg=20伏特)，并使第一掺杂区 204a与第二掺杂区204b为0伏特(Vs—伏特、Vd=0伏特)，以利用富勒-诺德汉(Fowler-Nordheim， FN)方式程序化所述存储单元。图2D是图2A存储单元结构进行单一位元抹除操作时的剖面示意图。 请参照图2D，当对本实施例存储单元进行单一位元抹除操作时，需于栅 极204上施加一第二负电压(如Vg=-20伏特)，并使第一掺杂区204a与第 二掺杂区204b为0伏特(Vs-0伏特、Vd=0伏特)，以利用富勒-诺德汉(FN) 方式抹除所述存储单元。为证实第一实施例的存储单元确实能在多次循环后仍维持稳定的摆 动效能，请参考图3A与图3B。图3A是图2A存储单元结构进行二位元程序化操作最初与经一万五 千(15K)次、三万(30K)次循环后的I-V曲线图。图3B是图2B存储单元结 构进行二位元抹除操作最初与经15K次、30K次循环后的I-V曲线图。从 图3A和图3B可知，不管是图3A中的最初程序化状态(initial program state) 还是图3B中的最初抹除状态(initial erase state),都与循环15K次和30K 次的程序化状态以及抹除状态的斜率差不多。换句话说，第一实施例的存储单元能在多次操作循环后仍维持稳定的摆动效能。 第二实施例图4A是依照本发明第二实施例的一种存储单元结构进行二位元程序化操作时的剖面示意图。请参照图4A，第二实施例的存储单元包括一个硅衬底400、 一层捕捉 层402、第一掺杂区404a与第二掺杂区404b、 一个栅极406、 一层第一介 电层408以及一层第二介电层410。在本实施例中，硅衬底400是p型硅 衬底，第一掺杂区404a与第二掺杂区404b是n型掺杂区，其中上述第一 介电层408例如是氧化层。至于，第二介电层410与硅衬底400之间则具 有高界面捕捉(high interface trap，縮写为HIT)特性的界面412，其界面捕 捉密度(Dit)在10" l(^cm、V"之间；较佳为1012cm'2eV"。此外，第二介 电层410可以是氧化层；举例来说，可选择用最差的热氧化制程或者在热 氧化制程后以植入方式(implantation)使界面412的Dit介于 10" 10。cm-VV"之间。而在本实施例中，上述硅衬底400例如是p型硅 衬底，且第一掺杂区404a与第二掺杂区404b例如是n型掺杂区。请继续参照图4A，当对本实施例存储单元进行二位元程序化的操作 时，可于栅极406上施加第一正电压(如Vg=10伏特)，于第二掺杂区 404b(此时可作为漏极)施加第二正电压(如Vd=5伏特)，并使第一掺杂区 404a(此时可作为源极)为Vs=0伏特，以利用信道热电子(CHE)方式程序 化存储单元一侧的位元(即漏极侧位元)，且通常Vsu^O伏特。再者，上述 第一掺杂区104a和第二掺杂区104b也可换作漏极与源极，而不限于第二 实施例所描述；换句话说，当在栅极上施加第一正电压、在源极加第二正电压、漏极为0伏特时，可程序化存储单元源极侧位元。而上述第一正电 压一般而言是大于第二正电压。图4B则是图4A存储单元结构进行二位元抹除操作时的剖面示意图。 请参照图4B，当对本实施例存储单元进行二位元抹除操作时，需在 栅极406上施加第一负电压(如Vg;lO伏特)，于第二掺杂区404b施加第 三正电压(如Vd=5伏特)，并使第一掺杂区404a为0伏特(如Vs=0伏特)， 以利用价带对价带热电洞(BTBTHH)方式抹除存储单元一侧位元(即漏极 侧位元)。关于第二实施例的存储单元结构，尚可利用单一位元操作的方式进行 程序化与抹除，如图4C与图4D所示，其分别为图4A存储单元结构进行 单一位元程序化及抹除操作时的剖面示意图。请参照图4C，在栅极406上施加一第四正电压(如Vg二20伏特)，并 使第一掺杂区404a与第二掺杂区404b为0伏特(Vs-O伏特、Vd-O伏特)， 即可利用富勒-诺德汉(FN)方式程序化所述存储单元。请参照图4D，于栅极404上施加一第二负电压(如Vg^-20伏特)，并 使第一掺杂区404a与第二掺杂区404b为0伏特(Vs^伏特、Vd-O伏特)， 即可利用富勒-诺德汉(FN)方式抹除所述存储单元。综上所述，本发明由于将硅衬底及其上层之间的界面设为 10n 10。cm^V—1的高界面捕捉密度(Dit)，所以当存储单元操作次数逐渐 增加后，Dit值的变化不大。因此，存储单元的摆动效能不会明显降低， 所以存储单元的操作、循环持久性及数据保持性在循环次数逐渐增加后可 获得改善。虽然本发明己以较佳实施例描述如上，然其并非用以限定本发明，本 领域技术人员在不脱离本发明精神和范围内，当可作些许之更动与润饰， 因此本发明的保护范围当视权利要求范围所界定的内容为准。
权利要求
1. 一种存储单元结构，包括一硅衬底；一捕捉层，位于该硅衬底上；一第一掺杂区与一第二掺杂区，分别位于该捕捉层两侧的该硅衬底内；一栅极，位于该捕捉层上；一第一氧化层，位于该栅极与该捕捉层之间；一高界面捕捉密度材料层，位于该硅衬底与该捕捉层之间，其中该高界面捕捉密度材料层与该硅衬底之间的界面捕捉密度在1011～1013cm-2eV-1之间；以及一第二氧化层，位于该高界面捕捉密度材料层与该捕捉层之间。
2、 如权利要求1所述的存储单元结构，其中，该高界面捕捉密度材 料层与该硅衬底之间的界面捕捉密度为1(^cm—^V—1。
3、 如权利要求1所述的存储单元结构，其中，该高界面捕捉密度材 料层的厚度在10~70埃之间。
4、 如权利要求1所述的存储单元结构，其中，该高界面捕捉密度材 料层的材料包括氮化硅。
5、 如权利要求1所述的存储单元结构，其中，该高界面捕捉密度材 料层的材料包括二氧化铪、二氧化锆、氮氧化锆、氮氧化铪、硅酸铪、硅酸锆、氮氧硅铪、三氧化二铝、二氧化钛、五氧化钽、三氧化二镧、二氧 化钸、硅酸铋、氧化钨、氧化钇、铝酸镧、钛酸钡锶、钛酸钡、锆酸铅、 钽酸钪铅、铌酸锌铅、锆钛酸铅或铌酸镁铅。
6、 如权利要求1所述的存储单元结构，其中，该硅衬底是p型硅衬 底，且该第一掺杂区与该第二掺杂区是n型掺杂区。
7、 一种存储单元的操作方法，适用于一存储单元，该存储单元具有 一硅衬底、位于该硅衬底上的一捕捉层、分别位于该捕捉层两侧的该硅衬 底内的一第一掺杂区与一第二掺杂区、位于该捕捉层上的一栅极、位于该 栅极与该捕捉层之间的一第一氧化层、位于该硅衬底与该捕捉层之间的一 高界面捕捉密度材料层以及位于该高界面捕捉密度材料层与该捕捉层之 间的一第二氧化层，其中该高界面捕捉密度材料层与该硅衬底之间的界面 捕捉密度在10" l(^cm々eV"之间，该操作方法包括程序化该存储单元时，于该栅极上施加一第一正电压，于该第二掺杂 区施加一第二正电压，并使该第一掺杂区为O伏特，以利用信道热电子方 式程序化该存储单元一侧的位元；抹除该存储单元时，于该栅极上施加一第一负电压，于该第二掺杂区 施加一第三正电压，并使该第一掺杂区为O伏特，以利用价带对价带热电 洞方式抹除该存储单元该侧的位元。
8、 如权利要求7所述的存储单元的操作方法，其中，该第一掺杂区 是源极，且该第二掺杂区是漏极。
9、 如权利要求7所述的存储单元的操作方法，其中，该第一掺杂区 是漏极，且该第二掺杂区是源极。
10、 如权利要求7所述的存储单元的操作方法，其中，该第一正电压 大于该第二正电压。
11、 一种存储单元的操作方法，适用于一存储单元，该存储单元具有 一硅衬底、位于该硅衬底上的一捕捉层、分别位于该捕捉层两侧的该硅衬 底内的一第一掺杂区与一第二掺杂区、位于该捕捉层上的一栅极、位于该 栅极与该捕捉层之间的一第一氧化层、位于该硅衬底与该捕捉层之间的一 高界面捕捉密度材料层以及位于该高界面捕捉密度材料层与该捕捉层之 间的一第二氧化层，其中该高界面捕捉密度材料层与该硅衬底之间的界面 捕捉密度在10" l(^cm、V"之间，该操作方法包括程序化该存储单元时，于该栅极上施加一第四正电压，并使该第一掺 杂区与该第二掺杂区为0伏特，以利用富勒-诺德汉方式程序化该存储单 元；抹除该存储单元时，于该栅极上施加一第二负电压，并使该第一掺杂 区与该第二掺杂区为0伏特，以利用富勒-诺德汉方式抹除该存储单元。
12、 如权利要求11所述的存储单元的操作方法，其中，该第一掺杂 区是源极，且该第二掺杂区是漏极。
13、 如权利要求11所述的存储单元的操作方法，其中，该第一掺杂 区是漏极，且该第二掺杂区是源极。
14、 一种存储单元结构，包括 一硅衬底；一捕捉层，位于该硅衬底上；一第一掺杂区与一第二掺杂区，分别位于该捕捉层两侧的该硅衬底内；一栅极，位于该捕捉层上；一第一介电层，位于该栅极与该捕捉层之间；以及 一第二介电层，位于该硅衬底与该捕捉层之间，其中该第二介电层与 该硅衬底之间的界面捕捉密度在10" l(^cm、V"之间。
15、 如权利要求14所述的存储单元结构，其中，该第二介电层与该 硅衬底之间的界面捕捉密度为10"cm、V—1。
16、 如权利要求14所述的存储单元结构，其中，该第二介电层包括 氧化层。
17、 如权利要求14所述的存储单元结构，其中，该硅衬底是p型硅 衬底，且该第一掺杂区与该第二掺杂区是n型掺杂区。
18、 如权利要求14所述的存储单元结构，其中，该第一介电层包括 氧化层。
19、 一种存储单元的操作方法，适用于一存储单元，该存储单元具有 一硅衬底、位于该硅衬底上的一捕捉层、分别位于该捕捉层两侧的该硅衬 底内的一第一掺杂区与一第二掺杂区、位于该捕捉层上的一栅极、位于该 栅极与该捕捉层之间的一第一介电层以及位于该硅衬底与该捕捉层之间 的一第二介电层，其中该第二介电层与该硅衬底之间的界面捕捉密度在 10" 10。cm V"之间，该操作方法包括程序化该存储单元时，于该栅极上施加一第一正电压，于该第二掺杂 区施加一第二正电压，并使该第一掺杂区为0伏特，以利用信道热电子方 式程序化该存储单元一侧的位元；抹除该存储单元时，于该栅极上施加一第一负电压，于该第二掺杂区施加一第三正电压，并使该第一掺杂区为o伏特，以利用价带对价带热电 洞方式抹除该存储单元之该侧的位元。
20、 如权利要求19所述的存储单元的操作方法，其中，该第一掺杂 区是源极，且该第二掺杂区是漏极。
21、 如权利要求19所述的存储单元的操作方法，其中，该第一掺杂 区是漏极，且该第二掺杂区是源极。
22、 如权利要求19所述的存储单元的操作方法，其中，该第一正电 压大于该第二正电压。
23、 一种存储单元的操作方法，适用于一存储单元，该存储单元具有 一硅衬底、位于该硅衬底上的一捕捉层、分别位于该捕捉层两侧的该硅衬 底内的一第一掺杂区与一第二掺杂区、位于该捕捉层上的一栅极、位于该 栅极与该捕捉层之间的一第一介电层以及位于该硅衬底与该捕捉层之间 的一第二介电层，其中该第二介电层与该硅衬底之间的界面捕捉密度在 10" 10 m-VV^之间，该操作方法包括程序化该存储单元时，于该栅极上施加一第四正电压，并使该第一掺 杂区与该第二掺杂区为0伏特，以利用富勒-诺德汉方式程序化该存储单 元；抹除该存储单元时，于该栅极上施加一第二负电压，并使该第一掺杂 区与该第二掺杂区为0伏特，以利用富勒-诺德汉方式抹除该存储单元。
24、 如权利要求23所述的存储单元的操作方法，其中，该第一掺杂 区是源极，且该第二掺杂区是漏极。
25、如权利要求23所述的存储单元的操作方法，其中，该第一掺杂 区是漏极，且该第二掺杂区是源极。
全文摘要
一种存储单元，包括一个硅衬底、位于硅衬底上的一层捕捉层、分别位于捕捉层两侧的硅衬底内的第一与第二掺杂区、位于捕捉层上的一个栅极、位于栅极与捕捉层之间的一层第一氧化层、位于硅衬底与捕捉层之间的一层高界面捕捉密度(high-Dit)材料层以及位于高界面捕捉密度材料层与捕捉层之间的一层第二氧化层，其中高界面捕捉密度材料层与硅衬底之间的界面捕捉密度在10¹¹～10¹³cm^-2eV^-1之间。
文档编号G11C16/02GK101267004SQ200710086779
公开日2008年9月17日 申请日期2007年3月15日 优先权日2007年3月15日
发明者吴昭谊 申请人:旺宏电子股份有限公司