专利名称：对虚拟接地存储器的可变编程及编程验证的方法
技术领域：
本发明涉及电可擦可编程只读存储器，并且尤其涉及在一氮化硅 捕捉存储器中和缓埋藏接触感应操作以及增进可靠度的方法。
背景技术：
俗称的电可擦可编程只读存储器(EEPROM)和闪速存储器是一 种基于电荷储存结构的电可编程可擦非挥发存储器技术，其在业界被 用在许多不同的应用之中。 一个闪速存储器被设计为包含一阵列的存 储单元，其可被单独地编程或读取。在一闪速存储器中的感应放大器被用来决定储存在此非挥发存储器中的数据值或是数值。在一典型的 感应机制， 一通过此存储单元的电流利用一电流感应放大器来感应并 与一参考电流比较。许多不同的存储单元结构被用于电可擦可编程只读存储器 (EEPROM)和闪速存储器之中。随着集成电路的尺寸逐步縮小，对于 使用电荷捕捉介电层的存储单元结构的兴趣也随之升高，这是因为其 尺寸的微縮性以及工艺的简易。基于电荷捕捉介电结构的存储单元结 构包含业界所熟知的电荷捕捉结构如，SONOS或是PHINES等。这 些存储单元结构通过捕捉电荷于一电荷捕捉介电层中，如氮化硅层， 来储存数据。当一负电荷被捕捉，此存储单元的临界电压会增加。而 此存储单元的临界电压会自此电荷捕捉层移除负电荷的情况下减少。电荷捕捉存储元件使用相对厚的底氧化层，如，厚于3奈米，通 常是约5到9奈米，以防止电荷流失。并不是直接隧穿，而是使用带 与带隧穿导致的热空穴发射(BTBTHH)来擦除此存储单元。然而，热 空穴发射会导致氧化层伤害，而导致在高临界单元发生电荷流失而在 低临界单元发生获得电荷。更进一步，此擦除时间会因为在此电荷捕. 捉结构中难以擦除的电荷累积而随着编程和擦除循环逐渐增加。此电 荷累积的发生是因为此空穴发射端点和电子发射端点并不一致的结 果，而导致某些电荷会在擦除循环后留下。此外，在进行一电荷捕捉 闪速存储元件的擦除区块时，每一单元的擦除速度会因为工艺变异 (如通道长度)而不同。因为此擦除速度的不同会导致在此擦除状态的一较大的临界电压vt分布，其中某些存储单元会变得较难擦除而另 一些存储单元则被过度擦除。因此此目标临界vt区间会在许多编程和擦除循环后被关闭，而被观察到一不佳的使用寿命。此现象会随着 技术的进一步微縮而变得更严重。一典型的闪速存储单元结构会将一通道氧化层放置于一导体多 晶硅通道层与一晶体半导体硅基板之间。此基板包含一漏极区域与一 源极区域，其由一底通道区域分隔。 一闪速存储器读取可以由一漏极 感应或是一源极感应来执行。对源极端感应而言， 一个或多个源极线 与存储单元的源极区域耦接以自存储阵列中的一特定存储单元读取电流。一个传统的浮动栅极元件于一导体浮动栅极中储存一位的电荷。 此电荷捕捉存储单元的升级版为在每一电荷捕捉存储单元中可以提供2位的闪速单元，其储存电荷于一氧化物/氮化物/氧化物(ONO)介 电层中。在一典型的电荷捕捉存储单元结构中， 一氮化硅层被用作为 一捕捉材料，其位于一顶氧化层与一底氧化层之间。此ONO结构有 效地取代了浮动栅极元件中的介电层。此在具有氮化硅层的ONO介 电结构中的电荷可以被捕捉于一 电荷捕捉存储单元中的左侧或是右 侧。一种时常被用来编程一电荷捕捉存储阵列中的电荷捕捉存储单 元的技术为热电子发射技术。在一擦除操作时， 一带与带隧穿热空穴 发射技术常被用来擦除此存储单元，其中此存储单元的可擦除性与其 横向电场的强度相关。在另一端的电位，其相对于此存储单元被擦除 的一端，倾向于具有一可以影响存储单元的可擦除性的横向电场。评 估此电荷捕捉存储阵列的维持能力，擦除的缺乏均匀性可因为循环及 烘烤而导致一边界损失。此电荷捕捉存储单元的另一端被保持浮接
(或是接地)且或许可以耦接至一不定电压等级(如1伏特或4伏特)， 其导致此阵列存储单元的擦除临界变动。此可导致临界Vt分布在一 擦除操作之后变得更宽。在一传统闪速存储器的编程算法中， 一通道热电子程序被施加于 此具有一编程电压的闪速存储器中。此闪速存储器然后通过一编程验 证电压来进行编程验证。如此的算法会在闪速存储单元之间产生一显 著地负载所引发的临界电压差。此电荷保存能力也会跟着降低，特别 是靠近接触窗的闪速存储单元。因此，希望能提供一种在氮化硅捕捉 存储器中和缓埋藏接触感应操作以及增进可靠度的方法。发明内容本发明披露一种编程以及编程验证一具有多条虚拟接地及闸 (MXVAND)的闪速存储器的方法，其可和缓埋藏接触感应操作以及增 进一保持区间。该虚拟接地存储器包含一存储单元阵列连接到多个位 线，每一个位线延伸至一与多个存储单元MO至Mn连接的方向。其 中该多个存储单元MO至Mn连接至一特定的位线，这些存储单元依 位置的不同通过字线分隔为不同的存储单元群组。在一实施例中，一 个与字线WL0和WLn相关的第一组存储单元MO与Mn，被定义为 邻近(或下一个)接触窗的两个最外侧存储单元。 一个与字线WL1和 WLn-l相关的第二组存储单元M1与Mn-l，被定义为不邻近但与接 触窗相距两个存储单元的两个次外侧存储单元。 一个与字线WL2和 WLn-2相关的第三组存储单元M2与Mn-2，被定义为不邻近但与接 触窗相距三个单元的两个存储单元。在本发明的第一目的中， 一编程操作方法，其提供不同的编程偏 压至不同组的存储单元。此编程偏压可以被施加于漏极偏压或是栅极 偏压。此编程偏压根据哪一组存储单元被编程而改变。在一实施例中， 一第一漏极偏压Vdl施加至该第一组存储单元M0与Mn。 一第二漏 极偏压Vd2施加至该第二组存储单元Ml与Mn-l ，其中该第二漏极 偏压Vd2=Vdl+AVd。而一第三漏极偏压Vd3施加至该第三组存储 单元M2与Mn-2，其中该第三漏极偏压Vd3=Vdl+2AVd。此变动的 漏极偏压Vdl、 Vd2和Vd3仅是作为范例之用。其他Vdl、 Vd2和 Vd3之间的电压设定、关系、变动或是选取，例如该第二漏极偏压 Vd2约与第三漏极偏压Vd3大小相当，或是第二和第三漏极偏压Vd2 和Vd3被设定于一事先决定的电压值，也可以被使用而不会超越本 发明的精神。在一替代实施例中，可以施加一栅极偏压Vg而不是漏 极偏压Vd于此存储阵列中的不同组存储单元中。此变动的漏极偏压 可以和缓由一编程电流所引起的位线负载。当使用相似的漏极偏压于 此不同组存储单元中，此临界电压Vt分布可以被维持，且可以和缓 由负载效应所导致的临界电压Vt变宽。在本发明的第二目的中，多个编程验证电压被选取用来验证那些 通过编程验证电压等级的存储单元。邻近于接触窗的第一组存储单元 进行一编程验证程序。假如第一组存储单元通过第一编程验证电压等 级PV1的话，则此第一组存储单元编程验证程序结束。假如第一组 存储单元没有通过第一编程验证电压等级PV1的话，则此第一组存储单元重新回到第一组存储单元编程验证程序。此反复地程序一直持 续到此第一组存储单元通过第一编程验证电压等级PV1为止。类似 地，远离接触窗一个存储单元的第二组存储单元进行一编程验证程 序。假如第二组存储单元通过第二编程验证电压等级PV2的话，则 此第二组存储单元编程验证程序结束。假如第二组存储单元没有通过 第二编程验证电压等级PV2的话，则此第二组存储单元重新回到第 二组存储单元编程验证程序。此反复地程序一直持续到此第二组存储 单元通过第二编程验证电压等级PV2为止。在一实施例中，第一编 程验证电压等级PV1大于第二编程验证电压等级PV2。对靠近接触 窗的存储单元而言具有较高的临界电压Vt，如同第一编程验证电压 等级PV1大于第二编程验证电压等级PV2所指示的，可以扩大此保 持区间。广义而言，本发明披露了一种编程一具有多条位线的虚拟接地存 储器的方法，该存储器的一位线连接到多个存储单元M0至Mn，其 中该存储单元M0位于该位线的一第一位置，该存储单元Ml位于该 位线的一第二位置，该存储单元M2位于该位线的一第三位置，该存
储单元Mn-2位于该位线的一第四位置，该存储单元Mn-l位于该位 线的一第五位置，该存储单元Mn位于该位线的一第六位置，该多个 存储单元M0至Mn被区分为一第一组存储单元以及一第二组存储单 元，此方法包含通过施加一第一偏压至该第一组存储单元以编程该第 一组存储单元，该第一组存储单元包含该存储单元M0位于该位线的 该第一位置及该存储单元Mn位于该位线的该第六位置，位于该第一 位置的该存储单元M0及位于该第六位置的该存储单元Mn是该位线 中最靠近接触窗的存储单元；以及通过施加一第二偏压至该第二组存 储单元以编程该第二组存储单元，该第二组存储单元包含该存储单元 Ml位于该位线的该第二位置及该存储单元Mn-1位于该位线的该第 五位置，该存储单元Ml及Mn-l在次靠近接触窗的位置；其中该第 二偏压具有足够大于该第一偏压的一电压值，以和缓该位线的负载所 引起的编程分布。本发明具有能提供一种在氮化硅捕捉存储器中和缓埋藏接触感 应操作以及增进可靠度的方法的优点。本发明亦具有能提供一种较紧 密编程分布的优点。本发明还可以通过一较高的编程临界电压以编程 接触单元以提供一较大的编程区间。本发明的结构及方法会在下列具体实施方式
的章节中被描述。此 概述并不是用来限制本发明。本发明由权利要求书所界定。这些和其 它目的、特征和实施例，会在下列具体实施方式
的章节中结合图式而 被描述。
本发明是利用特定的实施例结合图式来进行描述的，其中图I是描述一个根据本发明实施例的存储电路安排的电路示意图，其中数组包含许多存储单元沿着一位线排列，其并与许多字线交叉且沿着位线施加可变的偏压电压；图2为一图示显示在不同的字线之间的一负载所引起的临界电压差；图3是显示编程接触单元到一更高等级的方法流程图，其可放大 此电荷保持区间；图4为一图示显示使用两个或多个编程验证电压等级的存储电 路以增加在邻近接触窗的存储单元的电荷保持区间。主要元件符号说明100存储电路110、111、 112、 113、 114、 115晶体管120、122 位线130、131、 132、 133、 134、 135字线140、141、 142、 143、 144、 145选取区域210编程临界电压vt220字线230负载所引起临界电压差410编程临界电压Vt分布412位线记数420第一编程验证电压PV1422第二编程验证电压PV具体实施方式
以下结合图1到图4来详细说明本发明的结构及方法的实施例。 必须注意的是，本发明实施例的叙述并非用以限制本发明于所披露的 特定实施例与方法中，且本发明可利用其他特征、元素、方法与实施 例而实施。此外，在不同实施例中的相似元件被标示为相同的参考符 号。参见图1，其是描述一个根据本发明实施例的存储电路100安排 的电路示意图，其中数组包含许多存储单元沿着一位线排列，其并与 许多字线交叉且沿着位线施加可变的偏压电压。此存储电路100包含 多个晶体管110、 111、 112、 113、 114和115，其各自的漏极和源极 区域连接至两条平行的位线120和122。此第一位线120和第二位线 122与字线WL。130、 WL!131、 WL2 132、 WLN_2 133、 WL^ 134和 WLN 135交叉。此第一位线120和第二位线122向一第一方向延伸，
而字线WL。130、 WL,131、 WL2132、 WLN.2 133、 WLN., 134和WL N 135向一第二方向延伸，其中第一方向正交于第二方向。此被圈选 的区域140、 141、 142、 143、 144和145代表被施加至晶体管110、 111、 112、 113、 114和115的电压数量。被圈选的区域140代表被施 加至一靠近接触窗的存储单元的一电压，而被圈选的区域145代表被 施加至另一靠近接触窗的存储单元的一电压。许多不同的方法可以被用来达成一较平均的电压分布。在一实施 例中， 一较高临界电压Vt被加至一靠近接触窗的存储单元，如位于 第一位线120和第二位线122最低及最高处的晶体管110和115，施 加至第一位线120。对于在晶体管110和115的存储单元，在编程时 一漏极电压Vd被施加于一靠近接触窗的存储单元的晶体管110和 115。取决于这些存储单元的位置，存储电路100的存储单元会被施 加于漏极电压Vd额外的一个或多个AVd。在靠近接触窗的存储单元 的下一个存储单元，会在漏极电压Vd之外施加加上一个AVd的电 压以补偿此临界电压的下降。因此， 一个Vd+AVd的电压被施加于 晶体管111的被圈选的区域141中，因为晶体管111邻接接触单元的 晶体管110。而一个Vd+AVd的电压被施加于晶体管114的被圈选 的区域144中，因为晶体管114邻接最靠近接触窗的晶体管115。假 如一存储单元位于一最靠近接触窗存储单元的下两个之处的话，则会 在漏极电压Vd之外施加加上两个AVd的电压以补偿此临界电压的 下降。因此， 一个Vd+2AVd的电压被施加于晶体管112的被圈选的 区域142中，因为晶体管112与最靠近接触窗存储的晶体管110相隔 两个存储单元。而一个Vd+2AVd的电压同样地被施加于晶体管113 的被圈选的区域143中，因为晶体管113与115相隔两个存储单元。在另一实施例中，对于此存储单元的第一位线120临界电压的补 偿可以选用一事先决定的电压数量，而不是用AVd的倍数值。举例 而言，一 Vd电压加上一第一固定电压值，例如0.5伏特，可以被施 加于与最靠近接触窗的存储单元110、 115相邻的两个存储单元111、 114。而一Vd电压加上一第二固定电压值，例如1.0伏特，可以被施 加于与最靠近接触窗的存储单元110、 115相邻两个存储单元的另两
个存储单元112、 113。在另一实施例中，在编程时使用一栅极电压Vg而不是漏极电压 Vd来作为偏压电压。取决于这些存储单元的位置，存储电路100的 存储单元会施加于栅极电压Vg额外的一个或多个AVg。在最靠近接 触窗的存储单元的下一个存储单元，会在栅极电压Vg之外施加加上 一个AVg的电压以补偿此临界电压的下降。因此， 一个Vg +AVg 的电压被施加于晶体管111的被圈选的区域141中，因为晶体管111 邻接最靠近接触窗的存储单元的晶体管110。而一个Vg +AVg的电 压被施加于晶体管114的被圈选的区域144中，因为晶体管114邻接 最靠近接触窗的存储单元的晶体管115。假如一存储单元位于一最靠 近接触窗的存储单元的下两个之处的话，则会在栅极电压Vg之外施 加加上两个AVg的电压以补偿此临界电压的下降。因此， 一个Vg+2 △Vg的电压被施加于晶体管112的被圈选的区域142中，因为晶体 管112与最靠近接触窗的存储单元的晶体管IIO相隔两个存储单元。 而一个Vg +2/^￡的电压同样地被施加于晶体管113的被圈选的区 域143中，因为晶体管113与最靠近接触窗的存储单元的晶体管115 相隔两个存储单元。图2为一图示200显示在不同的字线之间的一负载所引起的临界 电压差。此X轴210代表施加编程电压前的一程序电压临界电压Vt， 而Y轴220代表字线的数目。在两端的最靠近接触窗的存储单元110、 115其临界电压约略相等。相对于最靠近接触窗的存储单元内存储单 元位置处或许会有些许的电压变化。利用先前所描述过的临界电压变 异补偿方法与图2，其结果会在多重字线中产生一曲线202,其中负 载所引起临界电压Vt差230是相对小的。请参阅图3，显示编程最靠近接触窗的存储单元到一更高等级的 方法流程图300，其可放大此保持区间。在步骤310，此存储单元 110-115被定义分成不同的组别，例如存储单元的第一组包含存储单 元110、 115，第二组包含存储单元111、 114，而第三组包含存储单 元112、 113。不同组别的存储单元110-115在步骤320时进行编程， 而在步骤340时进行编程验证。在步骤320时的编程过程包括子编程 步骤322、 324、 326以对存储单元110、 115中的多个群组平行地编 程。在一实施例中， 一漏极电压Vd被作为相对于其他编程电压的一 基本编程电压。在步骤322，第一组的存储单元110、 115利用第一 漏极电压Vdl被编程。在步骤324，第二组的存储单元lll、 114禾廿 用第二漏极电压Vd2被编程，其中Vd2=Vdl+AVd。而在步骤326， 第三组的存储单元112、 113利用第三漏极电压Vd3被编程，其中Vd3= Vdl+2AVd。此第一、第二和第三漏极Vdl、 Vd2、 Vd3电压差值的 相对关系可以被设定为AVd的倍数，或者是简单地将每一漏极电压 设定为一固定值。此第一、第二和第三漏极Vdl、 Vd2、 Vd3电压的 例示值可以为2伏特到7伏特之间，最好是选取一电压值介于3伏特 到6伏特之间。在一替代实施例中， 一第一栅极电压Vgl被用来编程第一组的 存储单元110、 115。第二组的存储单元lll、 114利用一第二栅极电 压Vg2被编程，其中￥§2= Vgl+AVg。而第三组的存储单元112、 113利用第三栅极电压Vg3被编程，其中Vg3=Vgl+2AVg。此第一、 第二和第三栅极Vgl、 Vg2、 Vg3电压差值的相对关系可以被设定为 △Vg的倍数，或者是简单地将每一栅极电压设定为一固定值。此第 一、第二和第三栅极Vgl、 Vg2、 Vg3电压的例示值可以为4伏特到 15伏特之间，最好是选取一电压值介于5伏特到11伏特之间。在一操作步骤中，在步骤330进行软退火，包含施加一正栅极偏 压以自一存储单元的基板中发射一些电子来消除自一擦除操作中所 产生的正氧化电荷。因为这些在底氧化层的正电荷降低了隧穿能障， 其形成一 自基板到储存节点间的漏电路径，此软退火操作的效果可以 压抑此漏电路径，因此增加了长效电荷储存时间。在一编程操作时， 某些发射出的电子或许会被捕捉于底氧化层中。过多的电子，其不会 被储存于储存节点中，会倾向在一短时间内飘移出来，例如一秒。此 软退火步骤330亦可包含施加一负栅极偏压以排斥电子，其可帮助增 加电荷储存时间。此软退火的例示条件描述如下。第一，当一正电荷存在于一存储 单元的一氧化层之中， 一软退火过程可以利用以下条件来排斥此正电 荷 一正栅极电压+Vg、此参数Vg-Vb介于3伏特到13伏特之间， 且Vd=Vs>-13伏特，其中源极电压Vs大致上与漏极电压Vd的电位 相等。第二，当一负电荷存在于一存储单元的一氧化层之中， 一软退 火过程可以利用以下条件来排斥此负电荷 一负栅极电压-Vg、此参 数Vg-Vb介于-3伏特到-13伏特之间，且VcNVs〈13伏特，其中源极 电压Vs大致上与漏极电压Vd的电位相等。在步骤340时的编程验证过程包括子编程验证步骤342、 344、 346以平行地进行。在步骤342，第一组的存储单元UO、 115进行一 编程验证过程以确认此第一组的存储单元110、 115电压是否通过一 第一编程验证电压PV1。假如此第一组的存储单元110、 115电压通 过一第一编程验证电压PV1，此过程300即完成。然而，假如此第一 组的存储单元110、 115电压并没有通过一第一编程验证电压PV1， 步骤322被重复以进一步对第一组的存储单元110、 115进行编程。 此回圈过程持续对第一组的存储单元110、 115进行直到第一组的存 储单元110、 115通过一第一编程验证电压PV1。在步骤344，第二组的存储单元111、 114进行一编程验证过程以 确认此第二组的存储单元111、 114电压是否通过一第二编程验证电 压PV2。假如此第二组的存储单元111、 114电压通过第二编程验证 电压PV2，此过程300即完成。然而，假如此第二组的存储单元lll、 114电压并没有通过第二编程验证电压PV2，步骤324被重复以进一 步对第二组的存储单元111、 114进行编程。此回圈过程持续对第二 组的存储单元lll、 114进行直到第二组的存储单元111、 114通过第 二编程验证电压PV2。在步骤346，第三组的存储单元112、 113进行一编程验证过程 以确认此第三组的存储单元112、 113电压是否通过一第三编程验证 电压PV3。假如此第三组的存储单元112、 113电压通过第三编程验 证电压PV3，此过程300即完成。然而，假如此第三组的存储单元 112、 113电压并没有通过第三编程验证电压PV3，步骤326被重复 以进一步对第三组的存储单元112、 113进行编程。此回圈过程持续 对第三组的存储单元112、 113进行直到第三组的存储单元112、 113
通过第三编程验证电压PV3。此第一、第二和第三编程验证电压PV1、 PV2、 PV3的例示值可以为4伏特到10伏特之间，最好是选取一电 压值介于5伏特到9伏特之间。图4为一图示400显示使用两个或多个编程验证电压等级的存储 电路100以增加在邻近接触窗的存储单元的电荷保持区间。此图示 400的X轴410代表编程临界电压分布，而Y轴420代表位的数目。 一第一编程验证电压PV1 420与第一组的存储单元110、 115相关。 一第二编程验证电压PV2 422与第二组的存储单元1U、 114相关。 在一实施例中，与接触窗相邻的第一组存储单元必须达到一较高的临 界电压值以通过第一编程验证电压PV1 420，如曲线430所示。箭头 440指出此电荷保持区间的损失量。因为第一组存储单元110、 115 必须通过一较高临界电压值的第一编程验证电压PV1 420，与接触窗 相邻的第一组存储单元110、 115也因此具有较大的电荷保持区间。本发明的特定实施例已经在上面被描述。举例而言，本发明的方 法可以被利用于各种形态或变形的氮化硅捕捉存储结构中，包含不同 形态的虚拟接地阵列，以及N通道或P通道SONOS形态的元件或 浮动栅极存储器中。可以了解的是，本发明应该不被限制于所描述的 实施例可以有不同的改良、转用或是改变，皆不脱离本发明的范围。 因此，说明书及其附图仅是用来描述本发明，而并不是用来限制本发 明，本发明的范围由所附的权利要求书来界定。
权利要求
1、一种编程一具有多条位线的虚拟接地存储器的方法，所述存储器的一位线连接到多个存储单元M0至Mn，其中所述存储单元M0位于所述位线的一第一位置，所述存储单元M1位于所述位线的一第二位置，所述存储单元M2位于所述位线的一第三位置，所述存储单元Mn-2位于所述位线的一第四位置，所述存储单元Mn-1位于所述位线的一第五位置，所述存储单元Mn位于所述位线的一第六位置，所述多个存储单元M0至Mn被区分为一第一组存储单元以及一第二组存储单元，所述方法包含下列步骤通过施加一第一偏压至所述第一组存储单元以编程所述第一组存储单元，所述第一组存储单元包含所述存储单元M0位于所述位线的所述第一位置及所述存储单元Mn位于所述位线的所述第六位置，位于所述第一位置的所述存储单元M0及位于所述第六位置的所述存储单元Mn作为所述位线最靠近接触窗的存储单元；以及通过施加一第二偏压至所述第二组存储单元以编程所述第二组存储单元，所述第二组存储单元包含所述存储单元M1位于所述位线的所述第二位置及所述存储单元Mn-1位于所述位线的所述第五位置，所述存储单元M1及Mn-1远离接触窗；其中所述第二偏压具有足够大于所述第一偏压的一电压值。
2、 如权利要求1所述的方法，其中所述第一偏压包含一第一漏 极偏压Vdl。
3、 如权利要求2所述的方法，其中所述第二偏压包含一第二漏 极偏压Vd2，所述第二漏极偏压Vd2相当于所述第一漏极偏压Vdl 加上AVd的总和。
4、 如权利要求1所述的方法，其中所述第一偏压包含一第一栅 极偏压Vgl。
5、 如权利要求4所述的方法，其中所述第二偏压包含一第二栅 极偏压Vg2，所述第二栅极偏压Vg2相当于所述第一栅极偏压Vgl 加上AVg的总和。
6、 如权利要求1所述的方法，其中多个存储单元包含一第三组 存储单元，还包含通过施加一第三偏压至所述第三组存储单元以编程 所述第三组存储单元，所述第三组存储单元包含所述存储单元M2位 于所述位线的所述第三位置及所述存储单元Mn-2位于所述位线的所 述第四位置。
7、 如权利要求6所述的方法，其中所述第三偏压包含一第三漏 极偏压Vd3，所述第三漏极偏压Vd3相当于所述第一漏极偏压Vdl 加上2AVd的总和。
8、 如权利要求6所述的方法，其中所述第三偏压包含一第三栅 极偏压Vg3，所述第三栅极偏压Vg3相当于所述第一栅极偏压Vgl 加上2厶Vg的总和。
9、 如权利要求1所述的方法，还包含软退火所述第一组存储单 元及所述第二组存储单元。
10、 如权利要求9所述的方法，还包含通过施加一第一编程验证 偏压PV1至所述第一组存储单元MO及Mn以编程验证所述第一组存 储单元。
11、 如权利要求10所述的方法，还包含通过施加一第二编程验 证偏压PV2至所述第二组存储单元Ml及Mn-l以编程验证所述第二 组存储单元。
12、 如权利要求1所述的方法，其中施加所述第一偏压至所述第 一组存储单元M0及Mn与施加所述第二偏压至所述第二组存储单元 Ml及Mn-l同时发生。
13、 一种编程验证一具有多条位线的虚拟接地存储器的方法，所 述存储器的一位线连接到多个存储单元MO至Mn，其中所述存储单 元MO位于所述位线的一第一位置，所述存储单元M1位于所述位线 的一第二位置，所述存储单元M2位于所述位线的一第三位置，所述 存储单元Mn-2位于所述位线的一第四位置，所述存储单元Mn-l位 于所述位线的一第五位置，所述存储单元Mn位于所述位线的一第六 位置，所述多个存储单元M0至Mn被区分为一第一组存储单元以及 一第二组存储单元，所述方法包含下列步骤通过施加一第一编程验证偏压PV1至所述第一组存储单元以编 程验证所述第一组存储单元，所述第一组存储单元包含所述存储单元 M0位于所述位线的所述第一位置及所述存储单元Mn位于所述位线 的所述第六位置，位于所述第一位置的所述存储单元M0及位于所述 第六位置的所述存储单元Mn是所述位线中最靠近接触窗的存储单 元；以及通过施加一第二编程验证偏压PV2至所述第二组存储单元以编 程验证所述第二组存储单元，所述第二组存储单元包含所述存储单元 Ml位于所述位线的所述第二位置及所述存储单元Mn-l位于所述位 线的所述第五位置；其中所述第一编程验证偏压PV1具有足够大于所述第二编程验 证偏压PV2的一电压值，以增加所述最靠近接触窗的存储单元M0 及Mn的一电荷保持空间。
14、 如权利要求13所述的方法，还包含通过施加一第三编程验 证偏压PV3至一第三组存储单元以编程验证所述第三组存储单元， 所述第三组存储单元包含所述存储单元M2位于所述位线的所述第三 位置及所述存储单元Mn-2位于所述位线的所述第四位置。
15、 如权利要求13所述的方法，其中编程验证所述第一组存储 单元的步骤包含，假如所述第一组存储单元没有通过所述第一编程验 证偏压PV1的话，则重新通过施加一第一偏压以编程所述第一组存 储单元。
16、 如权利要求13所述的方法，其中编程验证所述第一组存储 单元的步骤包含所述第一组存储单元通过所述第一编程验证偏压 PV1。
17、 如权利要求13所述的方法，在编程验证所述第一组存储单 元之前还包含施加一第一偏压至所述第一组存储单元。
18、 如权利要求13所述的方法，在编程验证所述第二组存储单 元之前还包含施加一第二偏压至所述第二组存储单元。
19、 如权利要求13所述的方法，其中施加所述第一编程验证偏 压PV1至所述第一组存储单元以编程验^E所述第一组存储单元与施 加所述第二编程验证偏压PV2至所述第二组存储单元以编程验证所 述第二组存储单元同时发生。
全文摘要
本发明披露一种编程以及编程验证一闪速存储器的方法，其可和缓埋藏接触感应操作以及增进可靠度。在本发明的第一目的中，一编程操作方法，其提供不同的编程偏压至不同组的存储单元。此编程偏压可以被施加于漏极偏压或是栅极偏压。此编程偏压根据哪一组存储单元被编程而改变。在一实施例中，一第一漏极偏压Vd1施加至该第一组存储单元M0与Mn。一第二漏极偏压Vd2施加至该第二组存储单元M1与Mn-1，其中该第二漏极偏压Vd2＝Vd1+ΔVd。在本发明的第二目的中，多个编程验证电压被选取用来验证那些通过编程验证电压等级的存储单元。
文档编号G11C16/10GK101211663SQ20071030595
公开日2008年7月2日 申请日期2007年12月28日 优先权日2006年12月28日
发明者吕文彬, 秦启元, 邹年凯, 陈铭祥, 黄怡仁 申请人:旺宏电子股份有限公司