移位寄存器电路和显示装置以及移位寄存器电路的驱动方法

专利名称：移位寄存器电路和显示装置以及移位寄存器电路的驱动方法
技术领域：
本发明涉及在显示面板中制作成单片的移位寄存器电路。
背景技术：
近年来，用非晶硅在液晶面板上形成栅极驱动器以实现削减成本的栅极单片化正 日益发展。栅极单片也被称为无栅极驱动器(gate driverless)、面板内置栅极驱动器、栅 极内置面板(gate in panel)等。图6中示出构成由栅极单片形成的栅极驱动器的移位寄存器电路的结构例。在该移位寄存器电路中，各级SR(……、SRn-I、SRn、SRn+Ι、……)具有置位输入端 子Gn-Ι、输出端子Gru复位输入端子Gn+Ι、低电平电源输入端子VSS以及时钟信号输入端子 CK0向置位输入端子Gn-I输入前一级的输出信号0UT(……、OUTn-1、OUTn、OUTn+1、……)。 输出端子Gn将输出信号OUT输出到对应的扫描信号线。向复位输入端子Gn+Ι输入后一级 的输出信号OUT。向低电平电源输入端子VSS输入各级SR中的低电位侧的电源电压即低电 平电源电压VSS。向时钟信号输入端子CK每隔一级交替地输入时钟信号CKl和时钟信号 CK2。时钟信号CKl和时钟信号CK2具有如图8所示的有效时钟脉冲期间互不重叠的相位 关系。时钟信号CK1、CK2的高电平侧的电压为VGH，低电平侧的电压为VGL。低电平电源电 压VSS与时钟信号CK1、CK2的低电平侧的电压VGL相等。图7中示出图6的移位寄存器电路的各级SR的结构例。该结构记载在非专利文 献1中。各级SR包括四个晶体管Trl、Tr2、Tr3、Tr4以及电容CAP1。上述晶体管全为η沟 道型TFT。晶体管Trl中，栅极和漏极与置位输入端子Gn-I连接，源极与晶体管Tr4的栅极 连接。晶体管Tr4中，漏极与时钟信号输入端子CK连接，源极与输出端子Gn连接。S卩，晶 体管Tr4作为传输门，使输入到时钟信号输入端子CK的时钟信号通过和切断。电容CAPl 连接在晶体管Tr4的栅极和源极之间。与晶体管Tr4的栅极同电位的节点称为netA。晶体管Tr2中，栅极与复位输入端子Gn+1连接，漏极与节点netA连接，源极与低 电平电源输入端子VSS连接。晶体管Tr3中，栅极与复位输入端子Gn+Ι连接，漏极与输出 端子Gn连接，源极与低电平电源输入端子VSS连接。接着，用图8对具有图7结构的各级SR的动作进行说明。在向置位输入端子Gn-I输入移位脉冲之前，晶体管Tr3、Tr4处于高阻抗状态，由 此，输出端子Gn处于保持低电平的期间。若向置位输入端子Gn-I输入移位脉冲即前一级的输出信号OUT(图8中为 OUTn-I)的栅极脉冲，则输出端子Gn处于生成输出脉冲的期间，晶体管Trl变成导通状态而 对电容CAPl进行充电。因电容CAPl被充电导致节点netA的电位上升，晶体管Tr4变成导 通状态，从时钟信号输入端子CK输入的时钟信号出现在晶体管Tr4的源极，但在向时钟信号输入端子CK输入时钟脉冲的瞬间，因电容CAPl的自举效应(bootstrap)导致节点netA 的电位上扬，所输入的时钟脉冲被传输到级SR的输出端子Gn进行输出，从而成为栅极脉冲 (这里为输出信号OUTn的脉冲)。当栅极脉冲向置位输入端子Gn-I的输入结束时，晶体管Trl变成截止状态。然后， 为了解除因节点netA和级SR的输出端子Gn浮置而产生的电荷保持，向复位输入端子Gn+1 输入的复位脉冲使晶体管Tr2、Tr3变成导通状态，从而节点netA和输出端子Gn与低电平 电源电压VSS连接。由此，晶体管Tr4变成截止状态。当复位脉冲的输入结束时，输出端子 Gn生成输出脉冲的期间结束，再次处于保持低电平的期间。由此，依次向各栅极线输出栅极脉冲。上述移位寄存器电路中，在输出端子Gn保持低电平的期间内，晶体管Tr3、Tr4处 于高阻抗状态，从而输出端子Gn变成浮置状态。因此，为了防止输出端子Gn因栅极总线与 源极总线间的交叉耦合等传送的噪声等而无法保持低电平，设置所谓的拉至低电平用的晶 体管，以在该低电平保持期间内将输出端子Gn与低电平即低电平电源电压VSS连接。此外， 在该低电平保持期间内，晶体管Tr2也处于高阻抗状态，从而节点netA变成浮置状态，因此 为了使晶体管Tr4不漏电，设置拉至低电平用的晶体管，以在该低电平保持期间内将节点 netA与低电平即电源电压VSS连接。然而，当如上所述设置拉至低电平用的晶体管而将输出端子Gru节点netA与低电 平连接时，则如非专利文献1中也记载的那样，由于一直对这些晶体管的栅极施加DC偏压， 从而将发生阈值电压的偏移现象。这种阈值电压的偏移现象在高温下特别显著。在TFT为 η沟道型的情况下，阈值电压沿上升方向偏移。将输出端子Gn与低电平连接的晶体管在发 生了阈值电压的偏移现象的情况下，逐渐变得难以转移到导通状态，从而难以将输出端子 Gn与低电平连接。此外，将节点netA与低电平连接的晶体管在发生了阈值电压的偏移现象 的情况下，逐渐变得难以转移到导通状态，从而难以将节点netA与低电平连接，因此，若节 点netA因电位不稳定或各晶体管的漏电等导致电位上升，则输出晶体管(图7中为晶体管 Tr4)将漏电，从而仍然难以将输出端子Gn保持在低电平。由于这种阈值电压的偏移现象，一直对栅极施加DC偏压的TFT在长时间的动作中 将失去其开关功能，最终导致移位寄存器电路无法发挥本来的功能而产生误动作。其结果 是，无法抑制栅极总线受源极总线等的电位变动的影响而发生串扰等，从而无法进行稳定 的显示。因此，非专利文献1中提出将施加到这种拉至低电平用的TFT的栅极的导通电压 的期间抑制得较短的结构的移位寄存器电路。图9和图10中示出与该移位寄存器电路类似的移位寄存器电路的结构。在图9所示的移位寄存器电路中，作为各级SR的端子，将图6的移位寄存器电路 的各级SR的时钟信号输入端子CK换成时钟信号输入端子CKa、CKb。向时钟信号输入端子 CKa, CKb输入时钟信号CKl、CK2中的一个和另一个，向时钟信号输入端子CKa输入时钟信 号CKl并向时钟信号输入端子CKb输入时钟信号CK2的级，与向时钟信号输入端子CKa输 入时钟信号CK2并向时钟信号输入端子CKb输入时钟信号CKl的级交替地配置。时钟信号 CKl和时钟信号CK2具有如图11所示的有效时钟脉冲期间互不重叠的相位关系。时钟信号 CKUCK2的高电平侧的电压为VGH，低电平侧的电压为VGL。低电平电源电压VSS与时钟信号CK1、CK2的低电平侧的电压VGL相等。图10中示出图9的移位寄存器电路的各级SR的结构例。该结构在图7的结构上又增加了由η沟道型TFT形成的拉至低电平用的晶体管 Tr5 Tr7和两个输入的与门101。晶体管Tr5中，栅极与时钟信号输入端子CKa连接，漏极与节点netA连接，源极与 输出端子Gn连接。晶体管Tr6中，栅极和与门101的输出连接，漏极与输出端子Gn连接， 源极与低电平电源输入端子VSS连接。晶体管Tr7中，栅极与时钟信号输入端子CKb连接， 漏极与输出端子Gn连接，源极与低电平电源输入端子VSS连接。与门101中，一个输入端 子与时钟信号输入端子CKa连接，另一个低电平有效的输入端子与输出端子Gn连接。接着，用图11对具有图10的结构的各级SR的动作进行说明。将输出信号OUT向输出端子Gn输出的动作与上述的图8相同，但在输出端子Gn 为低电平的期间内，晶体管Tr5、Tr6、Tr7以及与门101进行附加的动作。晶体管Tr5每次随着向时钟信号输入端子CKa输入的时钟信号CKl或CK2 (图11 中为时钟信号CKl)的时钟脉冲而变成导通状态，从而使节点netA和输出端子Gn短路。只 要输出端子Gn为低电平，与门101就会每次随着向时钟信号输入端子CKa输入的时钟信号 (图11中为时钟信号CKl)的时钟脉冲而输出高电平，从而使晶体管Tr6处于导通状态。晶 体管Tr7每次随着向时钟信号输入端子CKb输入的时钟信号CKl或CK2(图11中为时钟信 号CK2)的时钟脉冲而变成导通状态，从而使输出端子Gn与低电平电源电压VSS连接。晶体管Tr6处于导通状态的期间和晶体管Tr7处于导通状态的期间交替地出现， 从而使输出端子Gn被拉至低电平。而且，当晶体管Tr5变成导通状态时，晶体管Tr6也变 成导通状态，因此在这期间内，节点netA被拉至低电平。在图11的动作中，输出端子Gn被拉至低电平的期间为时钟信号CK1、CK2的各时 钟脉冲期间之和，尽管该和很大，但是晶体管Tr6、Tr7分别只在各时钟信号的有效占空比 (on duty)即50%左右的期间对栅极施加DC偏压。晶体管Tr5的DC偏压期间也一样。图9 图11的结构的移位寄存器电路中，如上所述，缩短拉至低电平用的TFT的 DC偏压施加时间，从而抑制阈值电压的偏移现象。非专利文献 1 Seung-Hwan Moon et al.，”Integrated a_Si:H TFT Gate Driver Circuits on Large Area TFT-LCDs”，SID 2007 46. 1,pp1478-1481 (Seung-Hwan Moon 等， “大面积TFT-LCD上的集成a-Si:H TFT栅极驱动器电路”，国际信息显示会议(SID) 2007 46. 1，第 1478-1481 页)

发明内容
如图9 图11所示的将拉至低电平用的TFT的DC偏压施加时间缩短到50%左右 的现有的移位寄存器电路中，对于笔记本PC用途等一般最高工作温度为50°C的高温状态 下的工作老化，使其能耐受长期工作老化。然而，TFT液晶组件的用途不限定于笔记本PC或 监视器等OA (office automation，办公自动化)用途，其FA (Factory automation，工厂自 动化)、IA(industry application，工业应用)用途或车载用途等应用范围越来越广。随 之而来的是，对TFT液晶组件要求的高温侧的工作温度范围不再是50°C，而需要用于实现 850C (IA用途)或95°C (车载用途)等更高温度条件下的工作的技术。
6
S卩，需要实现比图9 图11所示的结构可靠性更高的a-Si栅极单片的移位寄存 器电路。图12中示出第一类型和第二类型这两种TFT的阈值电压偏移量AVth与对栅极 施加DC偏压的时间的关系。所谓第一类型和第二类型，是指两者的沟道长L均为4 μ m,沟 道宽W均为100 μ m，而结构形状互不相同。源极电压Vs = 0V，漏极电压Vd = 0. IV，温度 为85°C。两种类型呈现同样的偏移量AVth，在栅极电压Vg为DC20V的情况下，与IOV的 情况相比，偏移量AVth大幅增加。这样，TFT的阈值电压的偏移量Δ Vth很大程度上取决 于对栅极施加的DC偏压。本发明是鉴于上述现有的问题点而完成的，其目的在于实现一种能更好地抑制 TFT的阈值电压的偏移现象的移位寄存器电路和包括该移位寄存器电路的显示装置以及移 位寄存器的驱动方法。本发明的移位寄存器电路为了解决上述问题，向上述移位寄存器电路提供包括一 个以上时钟信号的第一种时钟信号和包括一个以上时钟信号的第二种时钟信号，其特征 为，串联连接的各级包括将上述各级的预定位置与低电位侧电源连接的、使用了 TFT的第 一电路，上述第一种时钟信号用于通过上述各级传输到上述各级的输出端子而输出的输出 信号，上述第二种时钟信号用于驱动上述第一电路。依照上述发明，将第一种时钟信号用于通过各级传输到各级的输出端子而输出的 输出信号，第二种时钟信号用于驱动第一电路，因此能将第二种时钟信号的电压电平、占空 比与第一种时钟信号分开设定。因此，可根据第二种时钟信号的电压电平、占空比而对第一 电路的TFT的栅极施加DC偏压。由此，即使通过第一电路进行将预定位置与低电位侧电源 连接的拉至低电平，也能减小对TFT施加的DC偏压，从而能将阈值电压的偏移量抑制得很 小。由此，取得如下效果能实现可更好地抑制TFT阈值电压的偏移现象的移位寄存 器电路。本发明的移位寄存器电路为了解决上述问题，其特征，上述TFT为η沟道型，上述 第二种时钟信号的高电平侧的电压比上述第一种时钟信号的高电平侧的电压要低。依照上述发明，取得如下效果即使第一种时钟信号和第二种时钟信号具有相同 的占空比，也能使根据第二种时钟信号的电压电平而对TFT施加的DC偏压比使用第一种时 钟信号时要小。本发明的移位寄存器电路为了解决上述问题，其特征为，上述TFT为η沟道型，上 述第二种时钟信号的高电平侧的电压比上述第一种时钟信号的高电平侧的电压要高。依照上述发明，取得如下效果在TFT的阈值电压较大的情况下，通过将第二种时 钟信号设定为其电压电平比第一种时钟信号要高而占空比变小等的适当值，从而取得如下 效果能使得对TFT施加的DC偏压比使用第一种时钟信号时要小。本发明的移位寄存器电路为了解决上述问题，其特征为，上述TFT为η沟道型，上 述第二种时钟信号的有效时钟脉冲的占空比比上述第一种时钟信号的有效时钟脉冲的占 空比要小。依照上述发明，取得如下效果即使第一种时钟信号和第二种时钟信号具有相同 的高电平侧的电压电平，也能使根据第二种时钟信号的占空比而对TFT施加的DC偏压比使用第一种时钟信号时要小。本发明的移位寄存器电路为了解决上述问题，其特征为，上述TFT为η沟道型，上 述第二种时钟信号的有效时钟脉冲的占空比比上述第一种时钟信号的有效时钟脉冲的占 空比要大。依照上述发明，取得如下效果在TFT的阈值电压不大的情况下，通过将第二种时 钟信号设定为其占空比比第一种时钟信号要大而电压电平变低等的适当值，从而能使得对 TFT施加的DC偏压比使用第一种时钟信号时要小。本发明的移位寄存器电路为了解决上述问题，其特征为，上述预定位置为上述输 出信号的传输路径。依照上述发明，取得如下效果对于输出信号的传输路径，能抑制阈值电压的偏移 现象，从而稳定地拉至低电平。本发明的移位寄存器电路为了解决上述问题，其特征为，该移位寄存器电路使用 非晶硅形成。依照上述发明，取得如下效果对于使用非晶硅的、仅仅是η沟道的TFT所形成的 移位寄存器电路中特有的浮置位置，能抑制阈值电压的偏移现象，从而稳定地拉至低电平。本发明的移位寄存器电路为了解决上述问题，其特征为，该移位寄存器电路使用 多晶硅形成。依照上述发明，取得如下效果虽然晶体管的沟道极性为单一极性而使电源电压 范围大大偏向于一个极性侧时，将构成移位寄存器的级的电路中容易形成的浮置位置拉至 低电平，但由于能抑制拉至低电平用的晶体管的阈值电压的偏移现象，因此能大大改善电 路特性。本发明的移位寄存器电路为了解决上述问题，其特征为，该移位寄存器电路使用 CG硅形成。依照上述发明，取得如下效果虽然晶体管的沟道极性为单一极性而使电源电压 范围大大偏向于一个极性侧时，将构成移位寄存器的级的电路中容易形成的浮置位置拉至 低电平，但由于能抑制拉至低电平用的晶体管的阈值电压的偏移现象，因此能大大改善电 路特性。本发明的移位寄存器电路为了解决上述问题，其特征为，该移位寄存器电路使用 微晶硅形成。依照上述发明，取得如下效果虽然晶体管的沟道极性为单一极性而使电源电压 范围大大偏向于一个极性侧时，将构成移位寄存器的级的电路中容易形成的浮置位置拉至 低电平，但由于能抑制拉至低电平用的晶体管的阈值电压的偏移现象，因此能大大改善电 路特性。本发明的显示装置为了解决上述问题，其特征为，将上述移位寄存器电路用于显 示的驱动。依照上述发明，取得如下效果通过使移位寄存器电路的动作稳定地进行，从而能 进行良好的显示。本发明的显示装置为了解决上述问题，其特征为，将上述移位寄存器电路用于扫 描信号线驱动电路。
8
依照上述发明，取得如下效果能将扫描信号线稳定地拉至低电平，从而能进行良 好的显示。本发明的显示装置为了解决上述问题，其特征为，上述移位寄存器电路在显示面 板中与显示区域形成单片。依照上述发明，取得如下效果移位寄存器电路在显示面板中与显示区域形成单 片的、有利于结构简化的显示装置中，通过使移位寄存器电路的动作稳定地进行，从而能进 行良好的显示。本发明的移位寄存器电路的驱动方法为了解决上述问题，对移位寄存器电路进行 驱动，该移位寄存器电路中串联连接的各级包括将上述各级的预定位置与低电位侧电源连 接的、使用了 TFT的第一电路，其特征为，向上述移位寄存器电路提供包括一个以上时钟信 号的第一种时钟信号和包括一个以上时钟信号的第二种时钟信号，将上述第一种时钟信号 用于通过上述各级传输到上述各级的输出端子而输出的输出信号，将上述第二种时钟信号 用于驱动上述第一电路。依照上述发明，将第一种时钟信号用于通过各级传输到各级的输出端子而输出的 输出信号，第二种时钟信号用于驱动第一电路，因此能将第二种时钟信号的电压电平、占空 比与第一种时钟信号分开设定。因此，可根据第二种时钟信号的电压电平、占空比而对第一 电路的TFT的栅极施加DC偏压。由此，即使通过第一电路进行将预定位置与低电位侧电源 连接的拉至低电平，也能减小对TFT施加的DC偏压，从而能将阈值电压的偏移量抑制得很由此，取得如下效果能实现可更好地抑制TFT阈值电压的偏移现象的移位寄存 器电路的驱动方法。本发明的移位寄存器电路的驱动方法为了解决上述问题，其特征为，上述TFT为η 沟道型，上述第二种时钟信号的高电平侧的电压比上述第一种时钟信号的高电平侧的电压 要低。依照上述发明，取得如下效果即使第一种时钟信号和第二种时钟信号具有相同 的占空比，也能使根据第二种时钟信号的电压电平而对TFT施加的DC偏压比使用第一种时 钟信号时要小。本发明的移位寄存器电路的驱动方法为了解决上述问题，其特征在于，上述TFT 为η沟道型，上述第二种时钟信号的高电平侧的电压比上述第一种时钟信号的高电平侧的 电压要高。依照上述发明，取得如下效果在TFT的阈值电压较大的情况下，通过将第二种时 钟信号设定为其电压电平比第一种时钟信号要高而占空比变小等的适当值，从而能使得对 TFT施加的DC偏压比使用第一种时钟信号时要小。本发明的移位寄存器电路的驱动方法为了解决上述问题，其特征为，上述TFT为η 沟道型，上述第二种时钟信号的有效时钟脉冲的占空比比上述第一种时钟信号的有效时钟 脉冲的占空比要小。依照上述发明，取得如下效果即使第一种时钟信号和第二种时钟信号具有相同 的高电平侧的电压电平，也能使根据第二种时钟信号的占空比而对TFT施加的DC偏压比使 用第一种时钟信号时要小。
本发明的移位寄存器电路的驱动方法为了解决上述问题，其特征为，上述TFT为η 沟道型，上述第二种时钟信号的有效时钟脉冲的占空比比上述第一种时钟信号的有效时钟 脉冲的占空比要大。依照上述发明，取得如下效果在TFT的阈值电压不大的情况下，通过将第二种时 钟信号设定为其占空比比第一种时钟信号要大而电压电平变低等的适当值，从而能使得对 TFT施加的DC偏压比使用第一种时钟信号时要小。本发明的移位寄存器电路的驱动方法为了解决上述问题，其特征为，上述预定位 置为上述输出信号的传输路径。依照上述发明，取得如下效果对于输出信号的传输路径，能抑制阈值电压的偏移 现象，从而稳定地拉至低电平。本发明的移位寄存器电路的驱动方法为了解决上述问题，其特征为，上述移位寄 存器电路使用非晶硅形成。依照上述发明，取得如下效果对于使用非晶硅的、仅仅是η沟道的TFT所形成的 移位寄存器电路中特有的浮置位置，能抑制阈值电压的偏移现象，从而稳定地拉至低电平。本发明的其它目的、特征以及优点通过以下所示的记载将可以充分了解。另外，本 发明的优点通过参照附图的以下说明将变得明显。


图1表示本发明实施方式，是表示移位寄存器的各级结构的电路图。图2是表示具有图1结构的各级的移位寄存器电路的结构的电路框图。图3是说明具有图1结构的各级的动作的时序图。图4是说明具有图1结构的各级的动作的变形例的时序图。图5表示本发明实施方式，是表示显示装置的结构的框图。图6表示现有技术，是表示第一移位寄存器电路的结构的电路框图。图7是表示图6的移位寄存器电路所包括的各级的结构的电路图。图8是表示具有图7结构的各级的动作的时序图。图9表示现有技术，是表示第二移位寄存器电路的结构的电路框图。图10是表示图9的移位寄存器电路所包括的各级的结构的电路图。图11是表示具有图10结构的各级的动作的时序图。图12是表示TFT的阈值电压的偏移量与加压时间的关系的曲线图。标号说明1115aSRCK1、CK2CK3、CK4netAGnOUT
10
液晶显示装置(显示装置) 移位寄存器电路 级
时钟信号(第二种时钟信号) 时钟信号(第一种时钟信号) 节点(预定位置、输出信号的传输路径) 输出端子(预定位置、输出信号的传输路径) 输出信号
Trl5、Trl6、Trl7 晶体管(TFT)
具体实施例方式下面，基于图1至图5，说明本发明的一个实施方式。图5中示出本实施方式的显示装置即液晶显示装置11的结构。液晶显示装置11包括显示面板12、柔性印刷基板13以及控制基板14。显示面板12是在玻璃基板上使用非晶硅、多晶硅、CG硅、微晶硅等制作有显示区 域12a、多根栅极线(扫描信号线)GL……、多根源极线(数据信号线)SL……、以及栅极驱 动器(扫描信号线驱动电路)15的有源矩阵型显示面板。显示区域12a是多个像素PIX配 置成矩阵状的区域。像素PIX包括作为像素选择元件的TFT21、液晶电容CL以及辅助电容 Cs。TFT21的栅极与栅极线GL连接，TFT21的源极与源极线SL连接。液晶电容CL和辅助 电容Cs与TFT21的漏极连接。多根栅极线GL……包括栅极线GL1、GL2、GL3、……、GLn，它们各自与栅极驱动器 (扫描信号线驱动电路)15的输出连接。多根源极线SL……包括源极线SL1、SL2、SL3、……、 SLm,它们各自与后述的源极驱动器16的输出连接。此外，虽然未图示，但形成有向像素 PIX……的各辅助电容Cs施加辅助电容电压的辅助电容布线。栅极驱动器15在显示面板12上相对于显示区域12a设置在栅极线GL……延伸方 向的一侧相邻的区域，分别向栅极线GL……依次提供栅极脉冲(扫描脉冲)。栅极驱动器 15在显示面板12上相对于显示区域12a设置在栅极线GL……延伸方向的另一侧相邻的区 域，分别向栅极线GL……依次提供栅极脉冲(扫描脉冲)。该栅极驱动器15在显示面板12 中使用非晶硅、多晶硅、CG硅、微晶硅等与显示区域12a制作成单片，被称为栅极单片、无栅 极驱动器、面板内置栅极驱动器、栅极内置面板等的所有栅极驱动器都可包含在栅极驱动 器15内。柔性印刷基板13具有源极驱动器16。源极驱动器16分别向源极线SL……提供 数据信号。控制基板14与柔性印刷基板13连接，向栅极驱动器15和源极驱动器16提供 所需的信号、电源。控制基板14中，如后所述，利用电平转换电路，由同一时钟信号分别生 成作为扫描信号输出的时钟信号、和对移位寄存器中拉至低电平的电路进行驱动的时钟信 号。从控制基板14输出并提供给栅极驱动器15的信号和电源通过柔性印刷基板13从显 示面板上提供给栅极驱动器15。在像栅极驱动器15那样用栅极单片构成栅极驱动器的情况下，一行像素PIX…… 全部用同色像素构成，栅极驱动器15适用于对RGB的每种颜色驱动栅极线GL……。这种情 况下，不需要为每种颜色准备源极驱动器16，因此能缩小源极驱动器16、柔性印刷基板13 的规模，因此是有利的。图2中示出栅极驱动器15的结构例。如图2所示，栅极驱动器15具有移位寄存器电路15a。在移位寄存器电路15a中， 串联连接的各级SR (……、SRn-I、SRn、SRn+Ι、……)具有置位输入端子Gn-I、输出端子Gru 复位输入端子Gn+Ι、低电平电源输入端子VSS以及时钟信号输入端子CKa、CKb、CKc0向置 位输入端子Gn-I输入前一级的输出信号0UT(……、OUTn-I、OUTn、OUTn+U……)。向第 一级SRl的置位输入端子Gn-I输入由控制基板14提供的栅极起始脉冲。输出端子Gn将输出信号OUT输出到对应的栅极线GL。向复位输入端子Gn+Ι输入后一级的输出信号OUT。 向低电平电源输入端子VSS输入各级SR中的低电位侧的电源电压即低电平电源电压VSS。向时钟信号输入端子CKa、CKb输入由控制基板14提供的时钟信号CK1、CK2(第二 种时钟信号)中的一个和另一个，向时钟信号输入端子CKa输入时钟信号CKl并向时钟信 号输入端子CKb输入时钟信号CK2的第一种移位寄存器级，与向时钟信号输入端子CKa输 入时钟信号CK2并向时钟信号输入端子CKb输入时钟信号CKl的第二种移位寄存器级交替 地配置。向时钟信号输入端子CKc输入由控制基板14提供的时钟信号CK3或CK4 (第一种 时钟信号)。向上述第一种移位寄存器级的时钟信号输入端子CKc输入时钟信号CK3，向上 述第二种移位寄存器级的时钟信号输入端子CKc输入时钟信号CK4。时钟信号CKl、CK2、CK3、CK4具有如图3所示的波形。时钟信号CKl和时钟信号 CK2具有有效时钟脉冲期间互不重叠的相位关系。时钟信号CK1、CK2的高电平侧的电压为 VH，低电平侧的电压为VL。时钟信号CK3与时钟信号CKl具有相同的定时，时钟信号CK4与 时钟信号CK2具有相同的定时。时钟信号CK3、CK4的高电平侧的电压为VGH，低电平侧的 电压为VGL。高电平侧的电压满足VGH > VH > 0，低电平侧的电压在此满足VGL = VL。低 电平侧的电压也可以满足VGL < VL。低电平电源电压VSS与时钟信号CK3、CK4的低电平侧的电压VGL相等。这里，还 满足VSS = VL0此外，后述的与门21的高电平侧的电压为VH，低电平侧的电压为VL。时钟信号CK1、CK2在控制基板14中被电平转换电路例如从0V/3V类的时钟信号 转换成-7V/16V类，时钟信号CK3、CK4在控制基板14中被电平转换电路例如从0V/3V类的 时钟信号转换成-7V/22V类。图1中示出图2的移位寄存器电路15a的各级SR的结构例。各级SR 具有晶体管 Trll、Trl2、Trl3、Trl4、Trl5、Trl6、Trl7、电容 CAPl 以及与 门21。上述晶体管全为η沟道型TFT。晶体管Trll中，栅极和漏极与置位输入端子Gn-I连接，源极与晶体管Trl4的栅 极连接。晶体管Trl4中，漏极与时钟信号输入端子CKc连接，源极与输出端子Gn连接。 即，晶体管Trl4作为传输门，使输入到时钟信号输入端子CKc的时钟信号通过和切断。电 容CAPl连接在晶体管Trl4的栅极和源极之间。与晶体管Trl4的栅极同电位的节点称为 netAo晶体管Trl2中，栅极与复位输入端子Gn+Ι连接，漏极与节点netA连接，源极与低 电平电源输入端子VSS连接。晶体管Trl3中，栅极与复位输入端子Gn+1连接，漏极与输出 端子Gn连接，源极与低电平电源输入端子VSS连接。晶体管Trl5中，栅极与时钟信号输入端子CKa连接，漏极与节点netA连接，源极 与输出端子Gn连接。晶体管Trl6中，栅极和与门21的输出连接，漏极与输出端子Gn连 接，源极与低电平电源输入端子VSS连接。晶体管Trl7中，栅极与时钟信号输入端子CKb 连接，漏极与输出端子Gn连接，源极与低电平电源输入端子VSS连接。与门21中，一个输 入端子与时钟信号输入端子CKa连接，另一个低电平有效的输入端子与输出端子Gn连接。晶体管Tr 15、Tr 16、Tr 17为拉至低电平用的晶体管。而且，晶体管Tr 15、Tr 16、Tr 17 以及与门21构成将节点netA和输出端子Gn这样的各级SR的输出信号的传输路径与低电位侧电源连接的第一电路。由此，在本实施方式中，将作为扫描信号输出的时钟信号称为第一种时钟信号，将 提供给拉至低电平的TFT的栅极的时钟信号称为第二种时钟信号，从而相互进行区别。此 外，本实施方式中第一种时钟信号包括两个时钟信号CK3、CK4，第二种时钟信号包括两个时 钟信号CK1、CK2，但第一种时钟信号和第二种时钟信号通常与各级SR的结构相对应而分别 可以包括一个以上的时钟信号。接着，用图3对具有图1结构的各级SR的动作进行说明。在向置位输入端子Gn-I输入移位脉冲之前，晶体管Trl3、Trl4处于高阻抗状态， 由此输出端子Gn处于保持低电平的期间。在此期间内，晶体管Trl5每次随着向时钟信号 输入端子CKa输入的时钟信号CKl或CK2 (图3中为时钟信号CKl)的时钟脉冲而变成导通 状态，从而使节点netA和输出端子Gn短路。只要输出端子Gn为低电平，与门21就会每次 随着向时钟信号输入端子CKa输入的时钟信号(图3中为时钟信号CKl)的时钟脉冲而输 出高电平，从而使晶体管Trl6为导通状态。晶体管Trl7每次随着向时钟信号输入端子CKb 输入的时钟信号CKl或CK2(图3中为时钟信号CK2)的时钟脉冲而变成导通状态，从而使 输出端子Gn与低电平电源电压VSS连接。晶体管Trl6处于导通状态的期间和晶体管Trl7处于导通状态的期间交替地出 现，从而使输出端子Gn被拉至低电平。而且，当晶体管Trl5变成导通状态时，晶体管Trl6 也变成导通状态，因此在这期间内节点netA被拉至低电平。若向置位输入端子Gn-I输入移位脉冲即前一级的输出信号0UT(图3中为 OUTn-I)的栅极脉冲，则输出端子Gn处于生成输出脉冲的期间，晶体管Trll变成导通状态 而对电容CAPl进行充电。因电容CAPl被充电而导致节点netA的电位上升，晶体管Tr 14变 成导通状态，从时钟信号输入端子CKc输入的时钟信号(图3中的时钟信号CK3)出现在晶 体管Tr 14的源极，但在向时钟信号输入端子CKc输入时钟脉冲的瞬间，因电容CAPl的自举 效应导致节点netA的电位上扬，所输入的时钟脉冲被传输到级SR的输出端子Gn而输出， 从而成为栅极脉冲(这里为输出信号OUTn的脉冲)。当栅极脉冲向置位输入端子Gn-I的输入结束时，晶体管Trll变成截止状态。然 后，为了解除因节点netA和级SR的输出端子Gn浮置导致的电荷保持，向复位输入端子 Gn+Ι输入的复位脉冲使得晶体管Trl2、Trl3成导通状态，从而将节点netA和输出端子Gn 与低电平电源电压VSS连接。由此，晶体管Trl4变成截止状态。当复位脉冲的输入结束时， 输出端子Gn生成输出脉冲的期间结束，再次处于保持低电平的期间。由此，依次向各栅极线输出栅极脉冲。依照图3的动作，在将输出端子Gn与低电平连接的期间内，对晶体管Trl5、Trl6、 Trl7的各栅极施加50%左右的有效占空比的DC偏压，并设定高电平侧的电压VH比扫描信 号的高电平侧的电压VGH要低，因此能将拉至低电平用的TFT的阈值电压的偏移量AVth 抑制得很小。接下来，图4中对具有图1和图2结构的移位寄存器电路15a的其它驱动方法进 行说明。图4中，将时钟信号CK1、CK2、CK3、CK4的所有高电平侧电压设为VGH，所有低电平 侧的电压设为VGL。而且，将时钟信号CK1、CK2的有效占空比设定成比时钟信号CK3、CK4
13的有效占空比要小。由于时钟信号CK3、CK4用作为扫描信号，因此其有效占空比与图3的 情况相同。如图4所示，在该情况下，利用晶体管Trl5、Trl6、Trl7拉至低电平的期间比图3 的情况要短。因此，即使时钟信号CK1、CK2的高电平侧的电压像电压VGH那样大，作为DC 偏压也能和图3 —样小。因此，能将拉至低电平用的TFT的阈值电压的偏移量AVth抑制得很小。另外，使用图3的时钟信号CKl CK4的电压电平，也可以像图4那样使时钟信号 CKU CK2的有效占空比比时钟信号CK3、CK4的要小。以上，对本实施方式进行了叙述。本发明也可适用于EL显示装置等使用移位寄存 器电路的其它显示装置。此外，如图3所示，在使用η沟道型的TFT的情况下，举出了第二种时钟信号的高 电平侧的电压比第一种时钟信号的高电平侧的电压要低的例子，但在使用η沟道型的TFT 的情况下，也可以是使第二种时钟信号的高电平侧的电压比第一种时钟信号的高电平侧的 电压要高的例子。例如，在TFT的阈值电压较大的情况下，必须施加较大的栅极电压才能使TFT充分 变成导通状态，但通过将第二种时钟信号设定成电压电平比第一种时钟信号要高而占空比 变小等的适当值，能使TFT充分变成导通状态。在这种情况下，可以与拉至低电平用的TFT 的数量、拉至低电平的时间的设定相对应地，对第二种时钟信号的有效时钟脉冲的占空比 进行恰当的设定，因此，容易使对TFT施加的DC偏压比使用第一种时钟信号的情况要小。此外，如图4所示，在使用η沟道型的TFT的情况下，举出了使第二种时钟信号的 有效时钟脉冲的占空比比第一种时钟信号的有效时钟脉冲的占空比要小的例子，但在使用 η沟道型的TFT的情况下，也可以是使第二种时钟信号的有效时钟脉冲的占空比比第一种 时钟信号的有效时钟脉冲的占空比要大的例子。例如，在TFT的阈值电压不大的情况下，即使不施加很大的栅极电压，TFT也充分 变成导通状态，因此，通过将第二种时钟信号设定成有效时钟脉冲的占空比比第一种时钟 信号要大而电压电平变小等的适当值，能使TFT充分变成导通状态。在这种情况下，可以与 阈值电压相对应地对第二种时钟信号的电压电平进行恰当的设定，因此，容易使对TFT施 加的DC偏压比使用第一种时钟信号的情况要小。本发明并不限定于上述实施方式，在权利要求所示的范围内可以进行各种变更。 即，对于将在权利要求所示的范围内进行适当变更后的技术手段进行组合而得到的实施方 式，也包含在本发明的技术范围内。如上所述，本发明的移位寄存器电路，向其提供包括一个以上时钟信号的第一种 时钟信号和包括一个以上时钟信号的第二种时钟信号，串联连接的各级包括将上述各级的 预定位置与低电位侧电源连接的、使用了 TFT的第一电路，上述第一种时钟信号用于通过 上述各级传输到上述各级的输出端子而输出的输出信号，上述第二种时钟信号用于驱动上 述第一电路。由此，取得如下效果能实现可更好地抑制TFT阈值电压的偏移现象的移位寄存 器电路。发明的详细说明内容中叙述的具体实施方式
或实施例都只是阐明本发明的技术内容，不应狭义地解释为只限定于这样的具体示例，在本发明的思想和后文记载的权利要 求书的范围内，可以进行各种变更而实施。工业上的实用性本发明尤其能够适用于液晶显示装置、EL显示装置等显示装置。
权利要求
一种移位寄存器电路，向其提供包括一个以上时钟信号的第一种时钟信号和包括一个以上时钟信号的第二种时钟信号，其特征在于，串联连接的各级包括将所述各级的预定位置与低电位侧电源连接的、使用了TFT的第一电路，所述第一种时钟信号用于通过所述各级传输到所述各级的输出端子以输出的输出信号，所述第二种时钟信号用于驱动所述第一电路。
2.如权利要求1所述的移位寄存器电路，其特征在于， 所述TFT为η沟道型，所述第二种时钟信号的高电平侧的电压比所述第一种时钟信号的高电平侧的电压要低。
3.如权利要求1所述的移位寄存器电路，其特征在于， 所述TFT为η沟道型，所述第二种时钟信号的高电平侧的电压比所述第一种时钟信号的高电平侧的电压要尚ο
4.如权利要求1至3的任一项所述的移位寄存器电路，其特征在于， 所述TFT为η沟道型，所述第二种时钟信号的有效时钟脉冲的占空比比所述第一种时钟信号的有效时钟脉 冲的占空比要小。
5.如权利要求1至3的任一项所述的移位寄存器电路，其特征在于， 所述TFT为η沟道型，所述第二种时钟信号的有效时钟脉冲的占空比比所述第一种时钟信号的有效时钟脉 冲的占空比要大。
6.如权利要求1至5的任一项所述的移位寄存器电路，其特征在于， 所述预定位置为所述输出信号的传输路径。
7.如权利要求1至6的任一项所述的移位寄存器电路，其特征在于， 所述移位寄存器电路使用非晶硅来形成。
8.如权利要求1至6的任一项所述的移位寄存器电路，其特征在于， 所述移位寄存器电路使用多晶硅形成。
9.如权利要求1至6的任一项所述的移位寄存器电路，其特征在于， 所述移位寄存器电路使用CG硅形成。
10.如权利要求1至6的任一项所述的移位寄存器电路，其特征在于， 所述移位寄存器电路使用微晶硅形成。
11.一种显示装置，其特征在于，将权利要求1至10的任一项所述的移位寄存器电路用于显示的驱动。
12.如权利要求11所述的显示装置，其特征在于， 所述移位寄存器电路用于扫描信号线驱动电路。
13.如权利要求11或12所述的显示装置，其特征在于， 所述移位寄存器电路在显示面板中与显示区域形成单片。
14.一种移位寄存器电路的驱动方法，对移位寄存器电路进行驱动，该移位寄存器电路 中串联连接的各级包括将所述各级的预定位置与低电位侧电源连接的、使用了 TFT的第一 电路，其特征在于，向所述移位寄存器电路提供包括一个以上时钟信号的第一种时钟信号和包括一个以 上时钟信号的第二种时钟信号，将所述第一种时钟信号用于通过所述各级传输到所述各级的输出端子以输出的输出信号，将所述第二种时钟信号用于驱动所述第一电路。
15.如权利要求14所述的移位寄存器电路的驱动方法，其特征在于， 所述TFT为η沟道型，所述第二种时钟信号的高电平侧的电压比所述第一种时钟信号的高电平侧的电压要低。
16.如权利要求14所述的移位寄存器电路的驱动方法，其特征在于， 所述TFT为η沟道型，所述第二种时钟信号的高电平侧的电压比所述第一种时钟信号的高电平侧的电压要尚ο
17.如权利要求14至16的任一项所述的移位寄存器电路的驱动方法，其特征在于， 所述TFT为η沟道型，所述第二种时钟信号的有效时钟脉冲的占空比比所述第一种时钟信号的有效时钟脉 冲的占空比要小。
18.如权利要求14至16的任一项所述的移位寄存器电路的驱动方法，其特征在于， 所述TFT为η沟道型，所述第二种时钟信号的有效时钟脉冲的占空比比所述第一种时钟信号的有效时钟脉 冲的占空比要大。
19.如权利要求14至18的任一项所述的移位寄存器电路的驱动方法，其特征在于， 所述预定位置为所述输出信号的传输路径。
20.如权利要求14至19的任一项所述的移位寄存器电路的驱动方法，其特征在于， 所述移位寄存器电路使用非晶硅形成。
全文摘要
本发明公开了一种移位寄存器电路、显示装置以及移位寄存器电路的驱动方法，所述移位寄存器电路中，串联连接的各级包括将各级的预定位置(netA、Gn)与低电位侧电源连接的、使用了TFT(Tr15、Tr16、Tr17)的第一电路，第一种时钟信号用于通过各级传输到各级的输出端子(Gn)而输出的输出信号(OUT)，第二种时钟信号用于驱动第一电路。由此，实现能更好地抑制TFT阈值电压的偏移现象的移位寄存器电路。
文档编号G11C19/00GK101939791SQ20088012669
公开日2011年1月5日 申请日期2008年10月22日 优先权日2008年2月19日
发明者今井元, 太田裕己, 岩本明久, 广兼正浩, 森井秀树, 水永隆行, 田中信也, 菊池哲郎 申请人:夏普株式会社