专利名称：存储电路装置的字符线驱动器的制作方法
技术领域：
本发明是关于一种存储集成电路，特别是关于一种存储集成电路的字符线驱动
O
背景技术：
存储集成电路利用由字符线驱动器提供电源的字符线存取存储单元。因为现今不 断地缩小芯片尺寸及更严格功率要求的趋势，两个晶体管，或简称为2T，的字符线驱动器成 为另一种替代方案。然而，已知的2T字符线驱动器是非常复杂的且消耗太多能量。举例而言，在美国 专利公开号2008/0144389中揭露的2T字符线驱动器需要对两个晶体管提供一组不同的栅 极偏压。在另一范例中，在美国专利号71772 揭露的2T字符线驱动器则是在一选取的字 符线驱动器会具有漏电流的缺点。
发明内容
本发明提供一种存储电路装置或存储集成电路。此存储集成电路包括与多重字符 线电性连接的多重字符线驱动器，及控制电路。此多重字符线驱动器接收一第一字符线选取信号及一第二字符线选取信号，例如 此范例中的PP和GWL信号。该第一字符线选取信号及该第二字符线选取信号共同自该多 条字符线中选取一字符线。一字符线驱动器包含一 P型晶体管及一 η型晶体管。此ρ型晶体管具有一栅极，接收该第二字符线选取信号；一第一电流传送终端，接 收该第一字符线选取信号；以及一第二电流传送终端，与一输出终端电性连接。此η型晶体管具有一栅极，与该ρ型晶体管的该栅极连接并接收该第二字符线选 取信号；一第一电流传送终端；以及一第二电流传送终端，与该输出终端电性连接。此输出终端与该ρ型晶体管的该第二电流传送终端及该η型晶体管的该第二电流 传送终端电性连接，该输出终端驱动该多条字符线中的一对应字符线。控制电路施加调整偏压至该多个字符线驱动器，包括一第一调整偏压施加一非正 电压作为该第二字符线选取信号以选取与该字符线驱动器电性连接的该字符线。在某些实施例中，该P型晶体管仅在负栅极电压时开启。在某些实施例中，该P型晶体管仅在非正栅极电压时开启。在某些实施例中，字符线驱动器总共具有两个晶体管。在某些实施例中，该η型晶体管是形成于一 P型井中，而该P型井及P型晶体管是 形成于一 η型井中。在某些实施例中，该控制电路的调整偏压包括一第二调整偏压施加一负电压作为 该第二字符线选取信号以解除选取与该字符线驱动器电性连接的该字符线。在某些实施例中，该控制电路的调整偏压包括一第二调整偏压施加一正电压作为 该第二字符线选取信号以解除选取与该字符线驱动器电性连接的该字符线。
在某些实施例中，该控制电路的调整偏压包括一第二调整偏压施加一负电压作为 该第二字符线选取信号以解除选取与该字符线驱动器电性连接的该字符线。该控制电路的 调整偏压包括一第三调整偏压施加一正电压作为该第二字符线选取信号以解除选取与该 字符线驱动器电性连接的该字符线。在某些实施例中，该ρ型晶体管仅在非正栅极电压时开启。该控制电路的调整偏 压包括一第二调整偏压施加一零电压作为该第二字符线选取信号以解除选取与该字符线 驱动器电性连接的该字符线。在某些实施例中，该ρ型晶体管仅在非正栅极电压时开启。该控制电路的调整偏 压包括一第二调整偏压施加一零电压作为该第二字符线选取信号以解除选取与该字符线 驱动器电性连接的该字符线，该控制电路的该调整偏压包括一第三调整偏压施加一正电压 作为该第二字符线选取信号以解除选取与该字符线驱动器电性连接的该字符线。在某些实施例中，包含一负电压待命升压器产生一负电压作为该第二字符线选取 信号。本发明的另一目的为提供包含以下步骤的方法于一存储集成电路中与一字符线电性连接的一字符线驱动器上接收一第一字符 线选取信号及一第二字符线选取信号，该第一字符线选取信号及该第二字符线选取信号共 同自多条字符线中选取该字符线，该第二字符线选取信号具有一非正的电压，包含于一输入终端接收该第二字符线选取信号，该输入终端与该字符线驱动器的一 ρ 型晶体管的一栅极及该字符线驱动器的一 η型晶体管的一栅极电性连接，该P型晶体管的 该栅极与该η型晶体管的该栅极连接；于该ρ型晶体管的一第一电流传送终端接收该第一字符线选取信号；于与该字符线电性连接的该字符线驱动器的一输出终端送出一输出信号至该存 储集成电路中，该输出终端与该P型晶体管的一第二终端及该η型晶体管的一第二终端电 性连接。本发明的再一目的为提供一种存储电路装置或存储集成电路。此存储集成电路包 括接收功能手段，于与一字符线电性连接的一字符线驱动器上接收一第一字符线选 取信号及一第二字符线选取信号，该第一字符线选取信号及该第二字符线选取信号共同自 多条字符线中选取该字符线，该第二字符线选取信号具有一非正的电压，包含该第二字符线选取信号接收功能手段，于一输入终端，该输入终端与该字符线驱 动器的一 P型晶体管的一栅极及该字符线驱动器的一 η型晶体管的一栅极电性连接，该ρ 型晶体管的该栅极与该η型晶体管的该栅极连接；该第一字符线选取信号接收功能手段，于该ρ型晶体管的一第一电流传送终端；一输出信号传送功能手段，自该字符线驱动器的一输出终端，以选取与该字符线 驱动器电性连接的该字符线，该输出终端与该P型晶体管的一第二终端及该η型晶体管的 一第二终端电性连接。
本发明由申请专利范围所界定。这些和其它目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述，其中图1显示一具有两个晶体管QT)的字符线驱动器的范例示意图，在其中使用一 η 型晶体管及一 P型晶体管，而P型晶体管仅在负栅极电压时开启。图2显示一具有两个晶体管OT)的字符线驱动器的范例示意图，在其中使用一 η 型晶体管及一 P型晶体管，而P型晶体管在非正栅极电压时开启。图3显示一具有两个晶体管QT)的字符线驱动器的深度剖面示意图，显示此具有 两个晶体管OT)字符线驱动器的五个电压节点。图4显示图1中具有两个晶体管QT)字符线驱动器的五个电压节点的一例示调 整偏压表。图5则是显示图2中具有两个晶体管QT)字符线驱动器的五个电压节点的一例 示调整偏压表。图6则是显示具有两个晶体管QT)字符线驱动器的另一种例示调整偏压表，其是 使用广义的负电压。图7显示具有两个晶体管QT)字符线驱动器的一阵列的简要方块示意图，其自阵 列中具有两个晶体管OT)字符线驱动器的五个节点中的多个接收信号，例如用来选取此 阵列中一对应于一特定字符线驱动器的一特定字符线的信号。图8显示图7具有两个晶体管QT)字符线驱动器的一阵列的简要方块示意图，显 示其根据两条分离的地址线自阵列中选取一特定字符线驱动器而解除选取其余的字符线 驱动器的一选址安排范例。图9显示用来驱动此具有两个晶体管OT)字符线驱动器的正电压待命升压器及 负电压待命升压器的简要方块示意图。图10可应用本发明包含具有此处所描述的任何改良两个晶体管QT)字符线驱动 器的存储阵列的一集成电路的简要方块示意图。主要元件符号说明
1050集成电路
1000存储阵列
1001字符线(列)译码器及字符线驱动器
1002字符线
1003行译码器
1004位线
1005、1007总线
1006感应放大器与数据输入结构
1011数据输入线
1015数据输出线
1008偏压调整供应电压
1009编程、抹除及读取偏压调整状态机
具体实施例方式
本发明的目的，特征，和实施例，会在下列实施方式的章节中搭配图式被描述。
图1显示一具有两个晶体管QT)的字符线驱动器的范例示意图，在其中使用一 η 型晶体管及一 P型晶体管，而P型晶体管仅在负栅极电压时开启。一个具有两个晶体管QT)的字符线驱动器与存储阵列中的一条字符线对应。晶体管MPO是一 ρ型晶体管，晶体管NPO是一 η型晶体管。两个晶体管皆具有一 源极及一漏极，其是电流传送终端，以及一栅极。P型晶体管MPO和η型晶体管NPO的栅极 电性连接在一起，且至信号ΡΡ，其是用来选取一对应于一特定字符线驱动器的一特定字符 线的两个地址信号之一。P型晶体管MPO和η型晶体管NPO的漏极电性连接在一起，且至由 此字符线驱动器所驱动的字符线WL。P型晶体管MPO的源极与信号GWL电性连接，其是用 来选取一对应于一特定字符线驱动器的一特定字符线的两个地址信号的另一个信号。η型 晶体管NPO的源极与信号NVS电性连接；且信号NVS与η型晶体管NPO的ρ型井电性连接。 此η型晶体管NPO的ρ型井是形成于一 η型井中，且ρ型晶体管MPO是形成于此η型井中。 此η型井与信号NWD电性连接。图2显示一具有两个晶体管OT)的字符线驱动器的范例示意图，在其中使用一 η 型晶体管及一 P型晶体管，而P型晶体管在非正栅极电压时开启。图2与图1类似。然而， 图中的P型晶体管MPO的符号显示其是一空乏模式装置而不是增强模式装置。因此，图2中 的空乏模式P型晶体管MPO在栅极为OV时开启，而图1中的增强模式ρ型晶体管MPO在栅 极为OV时关闭。更特别的是，图2中的空乏模式ρ型晶体管MPO会在栅极至少为OV及为 负电压时开启，且在栅极电压为某个正电压时关闭，及在OV和此个正电压之间转变。而图1 中的增强模式P型晶体管MPO会在栅极为OV及正电压时关闭，且在某个负电压时开启，及 在OV和此个负电压之间转变。图3显示一具有两个晶体管QT)的字符线驱动器的深度剖面示意图，显示此具有 两个晶体管OT)字符线驱动器的五个电压节点。如图中所示，ρ型井掺杂区PWI形成于η 型井扩散区NWD之中，而η型井扩散区NWD形成于ρ型基板之中。此η型晶体管NPO是形 成于P型井掺杂区PWI中，而此ρ型晶体管MPO是形成于η型井扩散区NWD中。图4显示图1中具有两个晶体管QT)字符线驱动器的五个电压节点的一例示调 整偏压表。此调整偏压被区分为读取或编程调整偏压，及抹除调整偏压。此调整偏压更进 一步区分为选取字符线及解除选取的调整偏压。 信号PP及信号GWL两者是地址信号，其是用来选取或解除选取一对应于一特定字 符线驱动器的一特定字符线。信号PP及信号GWL两者必须同时选取一对应于一特定字符 线驱动器的一特定字符线。而在信号PP或信号GWL两者之一就可以解除选取一对应于一 特定字符线驱动器的一特定字符线。因此，表中显示两种读取或编程的解除选取调整偏压。在第一种解除选取读取或编程的调整偏压中，信号GffL解除选取。负的信号PP关 闭η型晶体管NPO且开启ρ型晶体管ΜΡ0，此ρ型晶体管MPO与信号GWL电性连接以将字符 线WL解除选取。在第二种解除选取读取或编程的调整偏压中，信号GffL解除选取。正的信号AVXP 开启η型晶体管NPO且关闭ρ型晶体管ΜΡ0，此η型晶体管NPO与信号NVS电性连接以将字 符线WL解除选取。图5则是显示图2中具有两个晶体管QT)字符线驱动器的五个电压节点的一例 示调整偏压表。此调整偏压表与图4类似。然而，在读取或编程调整偏压中，两种选取及第一种解除选取的读取或编程调整偏压，信号PP是OV而不是-2V。图5中的表是对应于图2 中具有两个晶体管OT)的字符线驱动器，图中的ρ型晶体管MPO是一空乏模式装置而不是 增强模式装置。因此，OV的信号PP足以开启ρ型晶体管ΜΡ0。此与图4中的表是对应于图 1中具有两个晶体管OT)的字符线驱动器是不同的，其是增强模式ρ型晶体管MP0，且需要 一个例如是-2V的负电压来开启ρ型晶体管MP0。图6则是显示具有两个晶体管QT)字符线驱动器的另一种例示调整偏压表，其是 使用广义的负电压。这些信号及节点的缩写及其相关电压范围解释如下AVXRD 字符线札读取电压阶级AVXHV 字符线札编程电压阶级AVXEV 字符线札抹除验证电压阶级AVXNV 自负电压待命升压器输出的-I -3VNV 抹除操作-8 -IlVAVXP 字符线虬电压源GffL 整体字符线札电源节点PP =PMOS通过栅极信号NVS:负电压源图7显示具有两个晶体管QT)字符线驱动器的一阵列的简要方块示意图，其自阵 列中具有两个晶体管OT)字符线驱动器的五个节点中的多个接收信号，例如用来选取此 阵列中一对应于一特定字符线驱动器的一特定字符线的信号。在图7中显示的具有两个晶体管OT)字符线驱动器阵列具有64个WLD行，其分 享相同的GffL信号但是在每一行中具有不同的PP信号；且具有8个WLD列，其分享相同的 PP信号但是在每一列中具有不同的GWL信号。图8显示图7具有两个晶体管QT)字符线驱动器的一阵列的简要方块示意图，显 示其根据两条分离的地址线自阵列中选取一特定字符线驱动器而解除选取其余的字符线 驱动器的一选址安排范例。信号PP及信号GWL两者必须同时选取一对应于一特定字符线驱动器的一特定字 符线。显示于图7中的具有两个晶体管OT)字符线驱动器阵列具有ΡΡ
和GWLO信号 来选取左上方的字符线驱动器，及对应于此字符线驱动器的字符线。其余的字符线驱动器 (其所对应的字符线)并未被选取。图9显示用来驱动此具有两个晶体管OT)字符线驱动器的正电压待命升压器及 负电压待命升压器的简要方块示意图。信号STBPMPEN可以将待命升压器致能或除能。正电压待命升压器产生信号 AVXRD，而负电压待命升压器产生信号AVXNV。此负电压待命升压器会在读取模式没有足够 时间产生负电压时被用上。一个地址总线上的地址信号由LWLPPDEC译码，其对区域字符线 进行预译码而产生信号PP [7:0]。图10可应用本发明包含具有此处所描述的任何改良两个晶体管QT)字符线驱动 器的存储阵列的一集成电路的简要方块示意图。图10是包含一存储阵列1000的集成电路1060的简要方块示意图。一字符线(或列)及区块选取译码器1001耦接至，且与其有着电性沟通，多条字符线1002及字符串选 择线，其间是沿着存储阵列1000的列方向排列。一位线(行)译码器及驱动器1003耦接 至多条沿着存储阵列1000的行排列的位线1004，且与其有着电性沟通，以自读取数据，或 是写入数据至，存储单元阵列1000的存储单元中。地址是通过总线1005提供至字符线译 码器及驱动器1001及位线译码器1003。方块1006中的感应放大器与数据输入结构，包含 作为读取、编程和抹除模式的电流源，是通过总线1007耦接至位线译码器1003。数据由集 成电路1050上的输入/输出端口通过数据输入线1011传送至方块1006的数据输入结构。 数据由方块1006中的感应放大器，通过数据输出线1015，传送至集成电路1050上的输入/ 输出埠或其它集成电路1050内或外的数据目的地。状态机及改良时钟电路是于电路1009 中以控制偏压调整供应电压1008。 虽然本发明已参照实施例来加以描述，然本发明创作并未受限于其详细描述内 容。替换方式及修改样式已于先前描述中所建议，且其它替换方式及修改样式将为熟习此 项技艺的人士所思及。特别是，所有具有实质上相同于本发明的构件结合而达成与本发明 实质上相同结果者，皆不脱离本发明的精神范畴。因此，所有此等替换方式及修改样式意欲 落在本发明于随附申请专利范围及其均等物所界定的范畴之中。
权利要求
1.一种存储电路装置，其特征在于，包含多个字符线驱动器与一存储集成电路中的多条字符线电性连接，该多个字符线驱动器 接收一第一字符线选取信号及一第二字符线选取信号，该第一字符线选取信号及该第二字 符线选取信号共同自该多条字符线中选取一字符线，该多个字符线驱动器中的一字符线驱 动器，包含一空乏模式P型晶体管，具有 一栅极，接收该第二字符线选取信号； 一第一电流传送终端，接收该第一字符线选取信号；以及 一第二电流传送终端，与一输出终端电性连接； 一 η型晶体管，具有一栅极，与该空乏模式P型晶体管的该栅极连接并接收该第二字符线选取信号；一第一电流传送终端；以及一第二电流传送终端，与该输出终端电性连接；以及该输出终端与该空乏模式P型晶体管的该第二电流传送终端及该η型晶体管的该第二 电流传送终端电性连接，该输出终端驱动该多条字符线中的一对应字符线；以及控制电路，以施加调整偏压至该多个字符线驱动器，包括一第一调整偏压施加一非正 电压作为该第二字符线选取信号以选取与该字符线驱动器电性连接的该字符线。
2.如权利要求1所述的装置，其特征在于，该空乏模式P型晶体管仅在非正栅极电压时 开启。
3.如权利要求1所述的装置，其特征在于，该η型晶体管是形成于一P型井中，而该P 型井及该空乏模式P型晶体管是形成于一 η型井中。
4.如权利要求1所述的装置，其特征在于，该控制电路的该调整偏压包括一第二调整 偏压施加一负电压作为该第二字符线选取信号以解除选取与该字符线驱动器电性连接的 该字符线。
5.如权利要求1所述的装置，其特征在于，该控制电路的该调整偏压包括一第二调整 偏压施加一正电压作为该第二字符线选取信号以解除选取与该字符线驱动器电性连接的 该字符线。
6.如权利要求1所述的装置，其特征在于，该控制电路的该调整偏压包括一第二调整 偏压施加一负电压作为该第二字符线选取信号以解除选取与该字符线驱动器电性连接的 该字符线，且其中该控制电路的该调整偏压包括一第三调整偏压施加一正电压作为该第二字符线 选取信号以解除选取与该字符线驱动器电性连接的该字符线。
7.如权利要求1所述的装置，其特征在于，该空乏模式P型晶体管仅在非正栅极电压时 开启，且其中该控制电路的该调整偏压包括一第二调整偏压施加一零电压作为该第二字符线 选取信号以解除选取与该字符线驱动器电性连接的该字符线。
8.如权利要求1所述的装置，其特征在于，该空乏模式ρ型晶体管仅在非正栅极电压时 开启，且其中该控制电路的该调整偏压包括一第二调整偏压施加一零电压作为该第二字符线选取信号以解除选取与该字符线驱动器电性连接的该字符线，其中该控制电路的该调整偏压包括一第三调整偏压施加一正电压作为该第二字符线 选取信号以解除选取与该字符线驱动器电性连接的该字符线。
9.如权利要求1所述的装置，其特征在于，还包含一负电压待命升压器产生一负电压作为该第二字符线选取信号。
10.一种操作存储器的方法，其特征在于，该存储器具有与一字符线电性耦接的一字符 线驱动器，该字符线驱动器具有一第一晶体管及一第二晶体管与该第一晶体管耦接，该方 法包含于该第一晶体管的一第一电流传送终端接收一第一字符线选取信号；于该第一晶体管的一栅极及该第二晶体管的一栅极接收一第二字符线选取信号，其中 该第二字符线选取信号在编程或读取操作时与一负电压耦接；以及自该字符线驱动器的一输出终端送出一输出信号至该字符线。
11.如权利要求10所述的方法，其特征在于，包括施加一负电压作为该第二字符线选 取信号以解除选取与该字符线驱动器电性连接的该字符线。
12.如权利要求10所述的方法，其特征在于，包括施加一正电压作为该第二字符线选 取信号以解除选取与该字符线驱动器电性连接的该字符线。
全文摘要
本发明提供一种存储电路装置的字符线驱动器。此处所揭露的一个范例字符线驱动器简化成具有一共同信号于此p型晶体管及n型晶体管的栅极。此处所公开的一个范例字符线驱动器通过施加一负电压至由多重字符线驱动器中所选取的一字符线驱动器以消耗较少的功耗。
文档编号G11C8/00GK102117650SQ200910263710
公开日2011年7月6日 申请日期2009年12月30日 优先权日2009年12月30日
发明者何文乔, 张钦鸿, 洪俊雄 申请人:旺宏电子股份有限公司