专利名称：一次可编程电阻随机存储器、读写电路及其编程方法
技术领域：
本发明属于电阻随机存储器技术领域(Resistive Random Access Memory, RRAM)，尤其涉及一种基于2TCTransist0r，选通管)2R(Resistance，存储电阻)结构的、具有抗功耗分析攻击的能力的、一次可编程(On-Time Progamable, OTP)电阻随机存储器，以及该一次可编程电阻随机存储器的读写电路及其操作方法。
背景技术：
半导体存储器使用“O”或者“ 1，，的数据组合来存储信息的，组成大容量存储器的每个存储器件单元可以存储一个数据(“O”或者“1”)。通常，以掉电后存储器的数据是否继续存储在存储器中判断，存储器可以而分为挥发存储器和非挥发存储器，其中非挥发存储器掉电后数据能继续保持。同时，在信息安全领域，存储器所存储的信息的安全保密性是重要的一个方面。例如，用来存储密码的存储器，需要高度的安全性。而功耗分析(Power Analysis)攻击是黑客最常用的攻击手段之一，即通过对存储单元进行读操作，根据对每个存储单元进行读操作时的功耗大小，可以分析判断出每个存储单元所存储的数据状态。以上的功耗分析攻击的基本原理是基于现有技术的存储器在读“O ”和读“ 1”时的功耗是不相同的。对于RRAM，功耗分析主要是通过“高阻态”或者“低阻态”的存储电阻的电流所产生的功耗，对于传统的RRAM结构，由于施加的读信号一定，通过“高阻态”存储电阻的功耗远小于通过“低阻态”存储电阻的功耗，因此，可以轻松辨别出存储电阻的电阻状态，进而读出数据。同时，一次可编程(OTP)存储器广泛应用于各种嵌入式系统，通常，嵌入式系统要求OTP存储器功耗低、占用面积小，同时，还要求具有信息存储安全的特点，尤其是能够抗功耗分析攻击。因此，该发明结合电阻随机存储器的特点，提出了一种抗功耗分析攻击的、 功耗低、面积小的OTP电阻随机存储器。
发明内容
本发明要解决的技术问题是，基于现有OTP存储器数据存储器安全性能低、以及 OTP存储器嵌入应用的低功耗、小面积的要求，而提出一种OTP电阻随机存储器、读写电路及其编程方法。本发明提供的OTP电阻随机存储器可用于抗功耗分析攻击，包括第一存储电阻，用于选通所述第一存储电阻的第一选通管，第二存储电阻，以及用于选通所述第二存储电阻的第二选通管；其中，一次可编程操作之前，第一存储电阻和第二存储电阻都置于高阻态；一次可编程操作时，将其中一个存储电阻置位操作为低阻态；
其中，所述存储电阻为二元或者二元以上的多元金属氧化物，所述第一存储电阻和第二存储电阻分别连接于第一位线、第二位线。根据本发明提供的OTP电阻随机存储器，其中，所述一次可编程电阻随机存储器被编程操作后，第一存储电阻处于高阻态且第二存储电阻处于低阻态时，所述电阻随机存储器存储第一数据状态；第一存储电阻处于低阻态且第二存储电阻处于高阻态时，所述电阻随机存储器存储第二数据状态。所述第一选通管与第二选通管的控制端并联连接于同一条字线。所述金属氧化物是铜的氧化物、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物之一。所述第一存储电阻和第二存储电阻结构参数相同，所述第一选通管和第二选通管结构参数相同。根据本发明提供的OTP电阻随机存储器，其中，读取所述一次可编程电阻随机存储器的第一数据状态或第二数据状态时，从第一位线和第二位线上分别同时施加读操作信号于第一存储电阻、第二存储电阻，第一位线上流过的电流与第二位线上流过的电流之和相同。所述读操作信号为电流信号或者电压信号。作为较佳实施例，所述第一选通管与第二选通管均为MOS管。作为第一选通管的 MOS管的源端与作为第二选通管的MOS管的源端同时并联连接于同一源线。作为第一选通管的MOS管的漏端与第一存储电阻串联连接，作为第二选通管的MOS管的漏端与第二存储电阻串联连接。根据本发明的又一实施例，所述第一选通管与第二选通管为三极管或者二极管。本发明同时提供以上所述OTP电阻随机存储器的读写电路，用于对所述一次可编程电阻随机存储器按照行和列的形式排列而成的一次可编程电阻随机存储器阵列编程，其包括读电路模块，用于读出所述一次可编程电阻随机存储器的数据状态；置位写驱动模块，用于完成存储电阻从高阻态向低阻态转变的置位编程操作；以及外灌式端口，用于输入外部复位电路模块的复位信号、将所述一次可编程电阻随机存储器中的第一存储电阻和第二存储电阻都复位操作为高阻态。根据本发明所提供的OTP电阻随机存储器的读写电路，其中，所述OTP电阻随机存储器阵列包括用于控制位线是否导通的位线选通管；以及用于控制位线选通管的选择线。所述读写电路还包括源线，每相邻两行的OTP程电阻随机存储器共用一条源线。 所述外灌式端口连接于所述源线。进一步，本发明还提供OTP电阻随机存储器的编程方法。该方法包括以下步骤(1)在所述一次可编程电阻随机存储器出厂封装前，经过外灌式端口接通外部复位电路模块，外部复位电路模块所产生的复位信号将一次可编程电阻随机存储器的第一存储电阻或者第二存储电阻都写为高阻态；(2)用户使用时，在一次可编程电阻随机存储器阵列选中欲编程操作的一次可编程电阻随机存储器单元；以及(3)通过置位写驱动模块施加置位信号于已选中的一次可编程电阻随机存储器单元，将该一次可编程电阻随机存储器单元中的一个存储电阻写为低阻态。作为该编程方法的较佳实施例，还包括在步骤⑴和步骤(2)之间的步骤(Ib) 切断外灌式端口。本发明的技术效果是，OTP电阻随机存储器采用对称的2T2R结构、并依靠分别通过两个存储电阻R的电流大小的相互比对以判别存储状态，因此在读“1”和读“0”时的功耗均相同，从而能够用于抗功耗分析攻击；进一步，结合OTP电阻随机存储器用户只需要一次编程的特点，将OTP电阻随机存储器中存储电阻R均置于高阻态交付给用户编程使用，利用从高阻态向低阻态的^^ (位置)过程功耗低、Set脉冲信号简单的特点，可以实现OTP电阻随机存储器的低功耗、小面积的特点。
图1是本发明实施例提供的OTP电阻随机存储器的结构示意图；图2是现有技术ITlR电阻随机存储器的编程示意图；图3是本发明实施例提供的OTP电阻随机存储器的读写电路结构示意图；图4是本发明又一实施例提供的OTP电阻随机存储器的读写电路结构示意图。
具体实施例方式为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。图1所示为本发明实施例提供的OTP电阻随机存储器的结构示意图。如图1所示， 给出了一个存储单元的OTP电阻随机存储器10。OTP电阻随机存储器10包括第一存储电阻11以及与第一存储电阻相串联的第一选通管12、第二存储电阻13以及与第二存储电阻相串联的第二选通管14。存储电阻定义为R(Resistance)、选通管定义为T(Transistor)， 所以该电阻随机存储器为2T2R结构。在该实施例中，第一存储电阻11的一端与第一选通管12串联，另一端还与位线1相连接；第二存储电阻13的一端与第二选通管14串联，另一端还与位线2相连接。第一选通管12和第二选通管14可以通过电信号使其导通与关断， 在本实施例中，以选通管为NMOS管(在栅极上施加高电平信号时导通)说明，在其它实施例中，选通管也可以为PMOS管或者三极管或者二极管等，选通管的具体类型不受本发明限制，本领域技术人员可以根据具体情况需要而选择不同类型的选通管。选通管为NMOS管时，第一选通管12的栅端和第二选通管142的栅端同时并联连接到同一字线，第一选通管 12的漏端与第一存储电阻11直接连接，第二选通管14的漏断与第二存储电阻13直接连接，第一选通管12的源端和第二选通管14的源端同时并联到同一源线。第一选通管12和第二选通管14为两相同的选通管，具有相同的结构参数，同样，第一存储电阻11和第二存储电阻13也为两相同的存储电阻，具有相同的结构参数。第一选通管12和第二选通管14 可以在为一批器件在同一制造工艺过程中制造完成，因此，两者具有基本相同阈值电压、基本相同的导通电阻等。第一存储电阻11和第二存储电阻13优选为同一批存储电阻并且在在同一制造工艺过程中完成，由于第一存储电阻11和第二存储电阻13可以为在物理空间上两相邻的存储电阻，从而可以最大可能避免由于工艺波动差导致两个存储电阻的特性差异，因此，第一存储电阻11和第二存储电阻13具有基本相同的存储特性。
继续如图1所示，第一存储电阻U、第二存储电阻13均为具有存储特性的二元或者二元以上的多元金属氧化物，第一存储电阻和第二存储电阻可以为铜的氧化物、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物或者锌的氧化物，这些金属氧化物可以在在电信号(包括电压信号和电流信号)作用下可以实现高阻态(High Resistance, HR)和低阻态(LowResistance，LR)之间来回转换， 从而实现数据存储。图2所示为现有技术ITlR电阻随机存储器的编程示意图。图1所示的2T2R结构 OTP电阻随机存储器中，取其中的第一存储电阻11和第一选通管12就是图2右边所示的 ITlR结构电阻随机存储器。该ITlR电阻随机存储器是传统类型的结构，图2中左边示意性给出了 ITlR电阻随机存储器的编程信号示意图。当在存储电阻11为高阻态时，在其两端施加特定电压脉冲信号或者电流脉冲信号，存储电阻11可以从高阻态转换为低阻态，该过程称之为置位Get)过程，该特定电压脉冲信号或者电流脉冲信号也称之为kt脉冲；相反地，当在存储电阻11为低阻态时，在其两端施加特定电压脉冲信号或者电流脉冲信号，存储电阻11可以从低阻态转换为高阻态，该过程称之为复位(Reset)过程，该特定电压脉冲信号或者电流脉冲信号也称之为Reset脉冲。现有技术中，电阻随机存储器的Set和Reset 操作通常需要图2中左边所示的脉冲信号，如图2所示，其中16为Set脉冲，18为Reset脉冲。对于各种基于金属氧化物材料的电阻随机存储器，Set脉冲相对Reset脉冲幅度低并且脉冲时间长，因此，Set脉冲相对简单。并且在其他进一步实施例中，Reset脉冲可能采用步幅递增形式的脉冲，因此，Set脉冲的算法也可能相对简单。简单的Set脉冲波形意味着用于产生该Set脉冲波形的存储器的外围编程驱动电路要简单并占有较小的芯片面积。 同时，根据功率基本计算公式P = I2R,由于Set操作时电阻R为高阻态电阻，远大于Reset 操作时的电阻态电阻，因此，Set操作的电流I远小于Reset操作的电流I。进而，电阻随机存储器的Set操作的功耗远小于Reset操作的功耗。继续如图1所示，基于电阻随机存储器的Set操作的功耗远小于Reset操作的功耗、并且OTP电阻随机存储器在客户端只需要应用一次可编程过程，因此我们提出的图1所示实施例的OTP电阻随机存储器还具有以下特点一次可编程操作之前，第一存储电阻11 和第二存储电阻13都置于高阻态；一次可编程操作时，将其中一个存储电阻置位操作为低阻态。这样，可以充分利用了 Set操作算法简单、脉冲波形简单、功耗低特点，因此该实施例 OTP电阻随机存储器所需要的芯片外围驱动电路相对简单并且功耗低。在某一实施例中，图 1所示的OTP电阻随机存储器在一次可编程操作时，可以将第一存储电阻11置位操作为低阻态，这时OTP电阻随机存储器的存储状态定义为“1”;也可以将第二存储电阻11置位操作为低阻态，这是这时OTP电阻随机存储器的存储状态定义为“0”。由于图1所示实施例OTP 电阻随机存储器是对称的2T2R结构，具体存储状态的定义方式不受本发明限制，即也可以定义第一存储电阻11为高阻态、第二存储电阻为低阻态时，OTP电阻随机存储器的存储状态定义为“1”;定义第一存储电阻11为低阻态、第二存储电阻为高阻态时，OTP电阻随机存储器的存储状态定义为“0”。进一步，结合图1实施例OPT电阻随机存储器的读操作特点说明其看功耗分析攻击的特点。对于OTP电阻随机存储器10的读取操作方法，结合1所示，首先，字线上施加信号使第一选通管12、第二选通管13同时导通，位线1和源线之间施加读取操作的电压(或者电流)信号，位线2和源线之间也施加同样的读取操作的电压(或者电流)信号，完成存储电阻两端施加读操作电信号步骤，需要说明的是该读操作电压(或者电流)信号不会对存储电阻的电阻状态产生明显影响，即读操作电压(或者电流)信号低于存储电阻11、13的 Reset (复位)操作电压和kt (置位)操作电压；其次，通过第一存储电阻11两端流过的电流信号与第二存储电阻13两端流过的电流信号进行比较，判断电阻随机存储器10的数据状态。在该实施例中，第一存储电阻11两端流过的电流信号大于第二存储电阻13两端流过的电流信号时，电阻随机存储器10处于第二数据状态，从而读取了数据“1”;第一存储电阻11两端流过的电流信号小于第二存储电阻13两端流过的电流信号时，电阻随机存储器10处于第一数据状态，从而读取了数据“0”。根据上述读取操作的方法可知，由于该2T2R结构的OTP电阻随机存储器10是对称结构，不管是存储“0”还是存储“1”，总有一存储电阻处于高阻态、另一存储电阻处于低阻态，因此，不管是在读取“0”还是在读取“1”，位线1和位线2上流过的电流之和是相同的，同一读信号条件下，每个电阻随机存储器所产生的读功耗也是相同的。需要说明的是， 以上所述的“相同”只是理论意义上的相同，现实中的实现电路不是绝对意义的相同，可能为大致相同，即所述“电流之和”、“读功耗”可以在一定范围内存在差异，该“差异”为现有技术中黑客的分析攻击难以辨认的差异，例如其差异可以在10_6安培或者10_6瓦特的数量级范围内。因此，图1所示实施例OTP电阻随机存储器在具有低功耗、外围驱动电路简单的优点外，还具有抗功耗分析攻击的特点，该OTP电阻随机存储器尤其适应于低功耗要求、高数据安全存储要求的嵌入式OTP存储应用。进一步，该发明提供图1所示OTP电阻随机存储器的读写电路。图3所示为本发明实施例提供的OTP电阻随机存储器的读写电路结构示意图。如图3所示，该实施例提供OTP电阻随机存储器的读写电路结构，该读写电路结构用于对包括多个图1所示OTP电阻随机存储器的OTP电阻随机存储器阵列20进行读写操作。在该实施例中，对应OTP电阻随机存储器阵列20的读写电路包括读电路模块30、置位写驱动模块40 与外灌式端口 50。OTP电阻随机存储器阵列20中，每条位线上置有一个位线选通管。位线选通管的控制端连接于选择线(Sel)，同一个OTP电阻随机存储器单元对应的两条位线受同一条选择线控制。如图3所示，位线BL1、BL1_上的位线选通管连接于同一选择线Sell， 位线BL2、BL2_上的位线选通管连接于同一选择线％12。通过选择线可以控制位线选通管的导通与关闭，因此，可以通过字线(WL)和选择线上施加信号，选择阵列中欲编程操作的某个OTP电阻随机存储器单元。连接读电路模块30的两条位线BL、BL_中，BL与阵列中奇数位的位线连接，8、与阵列中偶数位的位线连接。BL、BL_并联连接于置位写驱动模块40， 从而写驱动模块40 mkt信号可以施加于位线的存储电阻上。进一步，在该实施例中，相邻两行OTP电阻随机存储器单元共用一条源线SL，外灌式端口 50通过源线(SL)连接于存储阵列中位线。同时，外灌式端口 50上可以连接外部的复位电路模块60，外部的复位电路模块60施加Reset信号于通过灌式端口 50，从而可以对阵列中存储电阻进行置位编程。需要进一步说明的是，图3所示实施例适用于Reset和Set操作方向相反的存储电阻，即Reset 脉冲和Set脉冲分别施加于存储电阻的信号的极性相反。继续参考图3，对其编程操作方法进行说明。
第一步，OTP电阻随机存储器出厂封装前，经过外灌式端口 50接通外部复位电路模块60，通过复位电路模块60施加Reset脉冲信号，对OTP电阻随机存储器阵列中的所有存储电阻编程为高阻态。由于电阻随机存储器的Reset操作脉冲相对复杂、复位电路模块也因此相对复杂，但是，该复位电路模块是外部的，不置于芯片中，因此可以节约芯片面积。 在该实施例中，开关reSet_en导通，复位电路模块60所产生的Reset信号依次通过reset_ en、SL、选通管、存储电阻、位线选通管、reSet_en至接地端。所有存储电阻都置于高阻态后， OTP电阻随机存储器置于初始态，准备用来OTP编程。第二步，用户使用时，通过字线或者选择线选中欲编程操作的OTP电阻随机存储器。在该实施例中，例如，可以在WLl和上施加高电平使其所控制的选通管导通，从而选中欲编程的OTP电阻随机存储器单元。第三步，通过置位写驱动模块40施加Set信号于选中的OTP电阻随机存储器的某个存储电阻，从而将该存储电阻置位操作成低阻态，从而实现写“0”或者写“1”。在该实施例中，开关set_en导通，置位写驱动模块40所产生的set操作信号依次经过set_en、 trans 1或者trans2 (trans 1和trans2通过Data_ctr信号控制，两者不同是导通)、位线、 存储电阻、选通管、set_en至接地端。在又一编程操作方法实施例中，可以第一步之后、第二步之前增加切断外灌式端口 50步骤，外灌式端口 50从此不再与外部复位电路模块连接。在产品上表现为，在出厂后， 该外灌式端口 50没有被封装引出端口。因此，第三步完成写操作后，该OTP电阻随机存储器不可以再被Reset操作，从而能避免OTP电阻随机存储器中所存储的数据被Reset攻击， 进一步提高数据存储的安全性。进一步，还可以提出适用于Reset和Set操作方向相同的OTP电阻随机存储器的读写电路结构的其他实施例。图4所示为本发明又一实施例提供的OTP电阻随机存储器的读写电路结构示意图。对比该图3和图4所示实施例，其主要差别在于，外灌式端口 50和置位写驱动40都连接于存储电阻同一端，因此，在对存储电阻编程操作时，Reset和Set操作方向相同。图4实施例的读写电路的OTP电阻随机存储器的编程方法与图3所示实施例的读写电路的OTP电阻随机存储器的编程方法基本相同，在此不作详细描述。在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。
权利要求
1.一种一次可编程电阻随机存储器，其特征在于包括第一存储电阻，用于选通所述第一存储电阻的第一选通管，第二存储电阻，以及用于选通所述第二存储电阻的第二选通管；一次可编程操作之前，第一存储电阻和第二存储电阻都置于高阻态；一次可编程操作时，将其中一个存储电阻置位操作为低阻态；其中，所述存储电阻为二元或者二元以上的多元金属氧化物，所述第一存储电阻和第二存储电阻分别连接于第一位线、第二位线。
2.根据权利要求1所述的一次可编程电阻随机存储器，其特征在于，所述一次可编程电阻随机存储器被编程操作后，第一存储电阻处于高阻态且第二存储电阻处于低阻态时， 所述电阻随机存储器存储第一数据状态；第一存储电阻处于低阻态且第二存储电阻处于高阻态时，所述电阻随机存储器存储第二数据状态。
3.根据权利要求1所述的一次可编程电阻随机存储器，其特征在于，所述第一选通管与第二选通管的控制端并联连接于同一条字线。
4.根据权利要求1所述的一次可编程电阻随机存储器，其特征在于，所述第一选通管与第二选通管均为MOS管。
5.根据权利要求4所述的一次可编程电阻随机存储器，其特征在于，作为第一选通管的MOS管的源端与作为第二选通管的MOS管的源端同时并联连接于同一源线。
6.根据权利要求4所述的一次可编程电阻随机存储器，其特征在于，作为第一选通管的MOS管的漏端与第一存储电阻串联连接，作为第二选通管的MOS管的漏端与第二存储电阻串联连接。
7.根据权利要求1所述的一次可编程电阻随机存储器，其特征在于，所述金属氧化物是铜的氧化物、镍的氧化物、钛的氧化物、锆的氧化物、铝的氧化物、铌的氧化物、钽的氧化物、铪的氧化物、钼的氧化物、锌的氧化物之一。
8.根据权利要求1所述的一次可编程电阻随机存储器，其特征在于，所述第一存储电阻和第二存储电阻结构参数相同，所述第一选通管和第二选通管结构参数相同。
9.根据权利要求1所述的一次可编程电阻随机存储器，其特征在于，读取所述一次可编程电阻随机存储器的第一数据状态或第二数据状态时，从第一位线和第二位线上分别同时施加读操作信号于第一存储电阻、第二存储电阻，第一位线上流过的电流与第二位线上流过的电流之和相同。
10.根据权利要求9所述的一次可编程电阻随机存储器，其特征在于，所述读操作信号为电流信号或者电压信号。
11.根据权利要求1所述的一次可编程电阻随机存储器，其特征在于，所述第一选通管与第二选通管为三极管或者二极管。
12.—种如权利要求1所述一次可编程电阻随机存储器的读写电路，用于对如权利要求1所述一次可编程电阻随机存储器按照行和列的形式排列而成的一次可编程电阻随机存储器阵列编程，其特征在于，包括读电路模块，用于读出所述一次可编程电阻随机存储器的数据状态；置位写驱动模块，用于完成存储电阻从高阻态向低阻态转变的置位编程操作；以及外灌式端口，用于输入外部复位电路模块的复位信号、将所述一次可编程电阻随机存储器中的第一存储电阻和第二存储电阻都复位操作为高阻态。
13.根据权利要求12所述的读写电路，其特征在于，所述一次可编程电阻随机存储器阵列包括用于控制位线是否导通的位线选通管；以及用于控制位线选通管的选择线。
14.根据权利要求12所述的读写电路，其特征在于，所述读写电路还包括源线，每相邻两行的一次可编程电阻随机存储器共用一条源线。
15.根据权利要求14所述的读写电路，其特征在于，所述外灌式端口连接于所述源线。
16.一种如权利要求1所述一次可编程电阻随机存储器的编程方法，其特征在于，包括以下步骤(1)在所述一次可编程电阻随机存储器，经过外灌式端口接通外部复位电路模块，外部复位电路模块所产生的复位信号将一次可编程电阻随机存储器的第一存储电阻或者第二存储电阻都写为高阻态；(2)在一次可编程电阻随机存储器阵列选择欲编程操作的一次可编程电阻随机存储器单元；以及(3)通过置位写驱动模块施加置位信号于已选中的一次可编程电阻随机存储器单元， 将该一次可编程电阻随机存储器单元中的一个存储电阻写为低阻态。
17.如权利要求16所述的编程方法，其特征在于，还包括在步骤(1)和步骤( 之间的步骤(Ib)切断外灌式端口。
全文摘要
本发明属于电阻随机存储器技术领域，具体为一种一次可编程(OTP)电阻随机存储器、读写电路及其编程方法。该OTP电阻随机存储器利用OTP电阻随机存储器采用对称的2T2R结构、并依靠分别通过两个存储电阻R的电流大小的相互比对以判别数据存储状态，同时，结合OTP电阻随机存储器用户只需要一次编程的特点，将OTP电阻随机存储器中存储电阻R均置于高阻态交付给用户编程使用。该OTP电阻随机存储器具有用编程功耗低、面积小、抗功耗分析攻击的特点，尤其适用于嵌入式应用。
文档编号G11C16/10GK102169719SQ20101011375
公开日2011年8月31日 申请日期2010年2月25日 优先权日2010年2月25日
发明者林殷茵, 金钢 申请人:复旦大学