专利名称：随机存储器的制作方法
技术领域：
本发明涉及存储处理领域，特别涉及一种随机存储器。
背景技术：
随机存取存储器(RAM，random access memory)的存储数据可按需读出或写入， 且读写的速度与该数据的存储位置无关。这种存储器是存储器中读写速度最快的，但在断电时将丢失其存储的数据，故主要用于存储短时间使用的数据。按照存储信息的不同，随机存储器又可以分为静态随机存储器(Static RAM, SRAM)和动态随机存储器(Dynamic RAM, DRAM)ο现有的一种SRAM如图1所示，其存储单元是一个触发器，由6个MOS管组成，即第一 MOS管Q1、第二 MOS管Q2、第三MOS管Q3、第四MOS管Q4、第五MOS管Q5、第六MOS管Q6， 它具有两个稳定的状态，也叫做双稳态触发器。SRAM具有较快的存储速度和较小的功率消耗。但是相对于动态存储器，在相同的存储容量下SRAM所占面积较大，比较适合需要快速存取资料并且资料量不大的需求。现有的一种DRAM如图2所示，其存储单元是由一个MOS管Ml和电容器Cl组成的记忆电路，其中MOS管Ml用作开关，所述电容器Cl用作存储介质。DRAM的电容器Cl 一般采用堆叠式或者沟槽式的方式形成，优点是占地面积小，可以做到大容量，缺点是工艺上相比较逻辑电路复杂很多，而且存取速度比SRAM慢。DRAM的另一个缺点是存储单元是基于电容器Cl上的电荷量存储，这个电荷量随着时间和温度而减少，因此必须定期地刷新，以保持它们原来记忆的正确信息。DRAM的再一个缺点是由于电容器Cl和MOS管Ml之间导电互连，因此就存在一个用来导电互连的接触孔，该接触孔在与MOS管互连的时候需要与硅表面进行接触，这样接触孔和硅之间的接触的界面会存在界面态，界面态中的电子比较活跃 (在做接触孔的时候需要进行等离子刻蚀，会使芯片表面产生损伤，同时两种界面的接触会存在界面态，由于界面态的存在，表面存在大量的缺陷中心，使得载流子容易在表面俘获和释放，大大增加了漏电)，而漏电就是非常难控制的一个问题，(漏电增大会导致刷新时间减短，增加功耗)，而且DRAM和SRAM在读写的时候都会存在复位噪音。从上述对现有的技术的分析可以看出，现有的静态随机存储器和动态随机存储器的性能都具有缺陷。
发明内容
本发明解决的技术问题提供一种随机存储器，可以提高随机存储器的性能。为了解决上述技术问题，本发明提供一种随机存储器，包括一种随机存储器，其特征在于，包括预存单元，用于储存参考数据；存储单元，用于储存数据；读写单元，用于向所述存储单元中写入数据，向所述预存单元写入参考数据；读取所述预存单元储存的参考数据和存储单元储存的数据；以及生成中间数据，所述中间数据与所述存储单元储存的数据和预存单元储存的参考数据相关联；输出单元，用于比较所述读写单元生成的中间数据与所述参考数据，根据所述中间数据与所述参考数据的大小关系输出存储数据。可选的，所述预存单元包括电荷储存元件，所述存储单元包括至少一个电荷储存元件，所述中间数据与所述存储单元储存的数据和预存单元储存的参考数据相关联是指: 中间数据=(预存单元储存的电荷+存储单元储存的电荷)/ (预存单元的电容值+存储单元的电容值)。可选的，所述电荷储存元件为电容器，其一端输入地信号，另一端电连接所述读写单元。可选的，所述电荷储存元件为二极管，其正端输入地信号，负端电连接所述读写单兀。可选的，所述读写单元包括复位开关、读写使能开关、偏置电压单元、以及与所述存储单元包括的二极管个数相同的存储单元控制开关，其中，所述复位开关第一极用于输入数据，所述复位开关第二极电连接所述存储单元控制开关的第一极、读写使能开关的控制极和所述预存单元；所述存储单元控制开关的第二极电连接所述存储单元；所述读写使能开关的第一极输入电源信号，所述读写使能开关的第二极输出对应于所述中间数据的中间信号，以及对应于所述预存单元内存储的参考数据的参考信号；所述偏置电压单元电连接所述读写使能开关的第二极，为所述读写使能开关的第二极提供偏置电压。可选的，所述输出单元包括二次采样单元，用于获取所述中间信号和所述参考信号；比较单元，用于比较所述中间信号和参考信号，如果所述中间信号的电压值大于所述参考信号的电压值则输出的存储数据为1，否则输出的存储数据为0。可选的，所述复位开关、所述读写使能开关和所述存储单元控制开关为MOS晶体管开关，其栅极为控制极，漏极和源极分别为第一极和第二极。可选的，所述存储单元包括至少两个电荷储存元件，所述存储单元控制开关围绕一个点对称分布，对称分布的存储单元控制开关共用同一第一极区；所述存储单元的电荷储存元件围绕所述点对称分布，所述存储单元的电荷储存元件为二极管，其N型半导体层和所述存储单元控制开关的第二极区共用。可选的，所述预存单元的电荷储存元件为二极管，其N型半导体层和所述存储单元控制开关的第一极区共用，P型半导体层为P型衬底。可选的，所述二极管为感光二极管，其表面覆盖有遮光层。可选的，所述感光二极管的N型半导体层内具有利用钉扎工艺在所述N型半导体层内形成的P型半导体层。与现有技术相比，本发明主要具有以下优点本发明的提供了一种由预存单元、存储单元、读写单元和输出单元构成的全新的随机存储器，相比于现有的DRAM和SRAM，本发明的随机存储器由于采用了双相关采样获取预存单元储存的参考数据以及与预存单元储存的参考数据和存储单元储存的数据相关的中间数据，并通过比较中间数据和参考数据输出存储数据，可以有效消除由于每次复位时电压的不均勻造成的复位噪音，而DRAM和SRAM在读写的时候都会存在复位噪音。进一步的，本发明利用二极管作为存储单元来存储数据，相比于DRAM中形成堆叠或者沟槽电容的存储单元，二极管与CMOS工艺兼容，因此减低了制造工艺的复杂度。进一步的，本发明通过表面P型半导体层的钉扎可以使二极管的漏电下降到Imv/ s每个像素以下，远远小于DRAM的漏电水平，在这种情况下，刷新时间相对于DRAM的微秒级可以大大延长至毫秒甚至秒级都是可行的。进一步的，本发明采用了多个二极管及多个存储单元控制开关共享一个浮动有源区(floating diffusion)的做法，在相同工艺条件下，多个二极管及多个存储单元控制开关的面积只相当一个SRAM的面积，可以很大程度上提高芯片的集成度。
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。图1是现有的一种静态随机存储器的结构示意图；图2是现有的一种动态随机存储器的结构示意图；图3本发明的随机存储器的结构示意图；图4是图3所示的随机存储器一实施例的电路示意图；图5是图4所示的随机存储器的存储单元和读写单元的存储单元控制开关的结构俯视示意图；图6是图5所示的随机存储器的存储单元和读写单元的存储单元控制开关的沿 A-A剖面的示意图；图7是图4所示的随机存储器的工作时序图。
具体实施例方式针对上述问题，发明人经过研究发现，一方面DRAM和SRAM在读写的时候都会存在复位噪音。另一方面现有的SRAM所占面积较大，而DRAM工艺上复杂很多，而且存取速度慢，而且存储的电荷量随着时间和温度而减少，因此必须定期地刷新，再者DRAM由于电容器Cl和MOS管Ml之间导电互连，因此就存在一个用来导电互连的接触孔，该接触孔在与MOS管互连的时候需要与硅表面进行接触，这样接触孔和硅之间的接触的界面会存在界面态，界面态中的电子比较活跃(在做接触孔的时候需要进行等离子刻蚀，会使芯片表面产生损伤，同时两种界面的接触会存在界面态，由于界面态的存在，表面存在大量的缺陷中心，使得载流子容易在表面俘获和释放，大大增加了漏电)，而漏电就是非常难控制的一个问题，(漏电增大会导致刷新时间减短，增加功耗)。针对上述原因，本发明提供了一种随机存储器，可以提高随机存储器的性能。为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实现方式做详细的说明。
图3是本发明的随机存储器的结构示意图。如图3所示的随机存储器包括预存单元101，用于储存参考数据；存储单元103，用于储存数据；读写单元105，用于向所述存储单元103中写入数据，向所述预存单元101写入参考数据，读取所述预存单元储存的参考数据和存储单元储存的数据；以及生成中间数据，所述中间数据与所述存储单元103储存的数据和所述预存单元101储存的参考数据相关联，读取所述预存单元101内储存的参考数据；输出单元107，用于比较所述中间数据和所述参考数据的大小关系，并根据所述大小关系输出存储数据。图4是图3所示的随机存储器一实施例的电路示意图；图5是图4所示的随机存储器的存储单元和读写单元的存储单元控制开关的结构俯视示意图；图6是图5所示的随机存储器的存储单元和读写单元的存储单元控制开关的沿A-A剖面的示意图。下面结合图 3至图6对随机存储器一实施例进行详细说明。如图4所示，所述预存单元101用于储存参考数据，在本实施例中，所述预存单元 101包括电荷储存元件。所述存储单元103包括至少一个电荷储存元件。所述电荷存储单元可以为电容器或者二极管，例如，所述预存单元101的电荷存储单元为电容器，所述存储单元103的电荷存储元件为二极管；或者，所述预存单元101的电荷储存元件也可以是二极管，所述存储单元103的电荷储存元件也可以是电容器。所述中间数据与所述存储单元103 储存的数据和预存单元101储存的参考数据相关联是指中间数据=(预存单元储存的电荷+存储单元储存的电荷)/ (预存单元的电容值+存储单元的电容值)。本实施例中，所述预存单元的电荷储存元件为电容器Cl 1，所述存储单元103包括四个电荷储存元件，即二极管PI、P2、P3、P4。所述读写单元105包括复位开关Tl、读写使能开关T2、存储单元控制开关T3和偏置电压单元T4，在本实施例中，所述存储单元控制开关T3包括与存储单元103的二极管个数相同的存储单元控制开关(即四个存储单元控制开关 T31、T32、T33、T34)。本实施例中利用二极管反接作为电容使用(即二极管的正端输入地信号，负端电连接所述读写单元)，充当存储单元的电荷存储元件来储存数据，相比于DRAM中形成堆叠或者沟槽电容的存储单元，二极管电容与CMOS工艺兼容，因此减低了制造工艺的复杂度。在本实施例中，所述偏置电压单元为MOS晶体管。所述复位开关、所述读写使能开关和所述存储单元控制开关为MOS晶体管开关，其栅极为控制极，漏极和源极分别为第一极和第二极，具体地，可以是第一极为漏极，第二极为源极；或者，可以是第一极为源极，第二极为漏极。其中，所述电容器Cll的一端输入地信号GND，另一端电连接所述读写单元105的复位开关Tl的第二极，所述复位开关Tl的第一极用于输入写数据，控制极用于读写控制信号(所述控制极即MOS晶体管开关的栅极)。所述复位开关Tl的第二极还电连接所述存储单元控制开关T3的第一极，所述存储单元控制开关T3的第二极电连接所述存储单元103 的二极管P1、P2、P3、P4的负向端，二极管电容P1、P2、P3、P4的正向端输入地信号GND。所述复位开关Tl第二极还电连接读写使能开关T2的控制极(所述控制极即MOS晶体管开关的栅极)，用于控制读写使能开关T2的闭合和打开，所述读写使能开关T2的第一极输入电源信号VDD，所述读写使能开关T3的第二极电连接所述偏置电压单元T4，在本实施例中复位开关Tl为NMOS晶体管，所述复位开关Tl的第一极为漏极，第二极为源极，控制极为栅极。所述存储单元控制开关T3为NMOS晶体管，其第一极为漏极，第二极为源极，控制极为栅极。所述读写使能开关T2为NMOS晶体管，所述控制极即为NMOS晶体管的栅极，第一极可以为NMOS晶体管的漏极，第二极可以为NMOS晶体管的源极。所述偏置电压单元T4为所述读写使能开关T3的第二极提供偏置电压，所述读写使能开关T3的第二极输出对应于所述存储单元103存储的数据与所述预存单元101存储的参考数据的平均值的参考信号，以及对应于所述预存单元101内存储的参考数据的参考信号，在本实施例中所述偏置电压单元T4即为始终打开的起分压作用的NMOS晶体管，其栅极接VDD。所述输出单元107包括二次采样单元111，用于获取所述存储信号，以及所述参考信号。具体的，所述二次采样单元包括采样开关SHS，参考开关SHR，电连接在采样开关SHS 和地之间的采样电容C12和电连接在参考开关SHR和地之间的参考电容C13。比较单元113，其正向输入端电连接所述采样开关SHS与采样电容C12的连接端， 其负向输入端电连接所述参考开关SHR与参考电容C13的连接端，用于比较所述存储信号与所述参考信号的大小，如果大则输出的存储数据为1，否则输出的存储数据为0。在本实施例中，所述采样开关SHS和所述参考开关SHR为MOS晶体管开关。继续参考图4，当存储单元控制开关为多个时，多个存储单元控制开关T3可以共用同一极区，例如在本实施例中，所述存储单元控制开关T3包括四个开关，即开关T31、 T32、T33、T34，对应于四个二极管PI、P2、P3、P4，当然在其他实施例中也可以为2个、6个或8个等。参考图5，所述存储单元控制开关T3的四个开关围绕一个点0对称分布，在本实施例中所述存储单元控制开关T3为MOS晶体管，对称分布的存储单元控制开关T31、T32、 T33、T34共用同一第一极区(例如漏极区130)，存储单元控制开关131、132、133334的源极T31S、T33S、T32S、T34S围绕所述点0对称分布；所述二极管Pl、Ρ2、Ρ3、Ρ4也围绕所述点0对称分布。本发明采用了多个二极管及多个存储单元控制开关共享一个浮动有源区 (floating diffusion)的做法，在相同工艺条件下，多个二极管电容及多个存储单元控制开关的面积只相当一个SRAM的面积，可以很大程度上提高芯片的集成度。参考图6所述，在本实施例中，所述二极管由感光二极管P1、P2、P3、P4及覆盖感光二极管的遮光层构成。所述二极管Pi包括感光二极管Pll和位于感光二极管Pll表面的遮光层P12，二极管P2包括感光二极管P21，和位于感光二极管P21表面的遮光层P12。所述感光二极管Pll、P21的P型半导体层为P型衬底，N型半导体层和所述存储单元控制开关T3的第二极区(例如源极区)共用。所述遮光层即为不透光的层，防止由于光照射到光电二极管上导致漏电。所述遮光层可以用上层的金属互连层实现，做为一种选择方法，也可以用单独的不透光层来实现。所述感光二极管还包括利用钉扎工艺在所述N型半导体层内形成的P型半导体层。本发明通过表面P型半导体层的钉扎可以使二极管的漏电下降到lmv/s每个像素以下， 远远小于DRAM的漏电水平，在这种情况下，刷新时间相对于DRAM的微秒级可以大大延长至毫秒甚至秒级都是可行的。本实施例中利用钉扎工艺把光电二极管由表面容易漏电区域推深到离表面有一定距离，这样可以保证光电二极管漏电很小，并且钉扎注入是用P型注入， 而光电二极管是N型，可以在离表面有一定距离的地方形成一个附属的PN 二极管，而这个区域对蓝光的特性会有很大的帮助，蓝光是短波长，一般在硅里面只有小于0. 5微米都会被吸收完。
在其它实施例中，所述二极管可以为普通的不受光照影响的二极管。参考图6，预存单元可以是感光二极管Cl 1’，其表面覆盖遮光层，所述感光二极管的P型半导体层为P型衬底，N型半导体层和所述存储单元控制开关T3的漏极区共用。所述P型衬底和N型半导体层构成感光二极管，所述感光二极管Cl 1’的N型半导体层即所述存储单元控制开关T3的源极区上覆盖有遮光层P12。本本实施例中利用二极管反接作为电容使用，充当电荷储存元件来储存数据，相比于DRAM中形成堆叠或者沟槽电容的存储单元，二极管与CMOS工艺兼容，因此减低了制造工艺的复杂度，在本实施例中为了和图形传感器的工艺兼容，所述二极管采用了感光二极管，因此为了防止电荷泄露，在感光二极管上覆盖有遮光层。除此之外，所述电荷储存元件也可以为其它形式的电容器。下面结合图7对本发明的随机存储器的工作方式进行说明用作读写使能开关T2的读写MOS晶体管的漏极接电源电压VDD，用作偏置电压单元T4的NMOS晶体管的栅极接电源电压VDD，使得偏置电压单元T4始终打开。在本实施例中，所述复位开关Tl、读写使能开关T2、存储控制开关T3、偏置电压单元T4都为NMOS晶体
管开关。首先，向随机存储器写入数据时，复位开关Tl和存储控制开关T3打开，即图7中， 用作复位开关Tl的复位MOS晶体管的栅极置高，使得复位开关Tl打开，用作存储控制开关 T31的存储控制MOS晶体管的栅极置高，使得存储控制开关T31打开，从复位MOS晶体管的漏极写入数据，数据被存储在存储单元的二极管Pl中，例如存储的数据为大小等于OV或者 VDD的电压。然后关闭复位开关Tl和存储控制开关T31，即复位MOS晶体管的栅极置低，存储控制MOS晶体管的栅极置低。接着，从随机存储器读出数据时，用作复位开关Tl的复位MOS晶体管的栅极置高， 用作复位开关Tl的复位MOS晶体管的漏极输入参考数据，即电压VDD/2，参考数据被存储在用作预存单元101的电容器Cll中。接着，打开参考开关SHR，并且读写MOS晶体管的栅极输入电压VDD/2，漏极输出参考信号，即电压VI，从而参考电容C13存储了参考信号，即电压Vl。然后关闭参考开关SHR。接着，关闭复位开关Tl，即用作复位开关Tl的复位MOS晶体管的栅极置低。打开采样开关SHS。下面分为输出的存储数据为1和0的两种情况进行说明如果二极管内存储了低电位，例如OV电压，则打开存储控制开关T31，用作存储控制开关T31的一个存储控制MOS晶体管的栅极置高，电容器Cll内存储的电荷和二极管Pl 中的电荷中和，因此读写MOS晶体管的栅极电压降低到VI’= VDD/2X (电容器Cll的电容值/(电容器Cll的电容值+存储单元的二极管电容Pl的电容值)，当所述电容器Cll的电容值和所述二极管Pl的电容值相等，则VI’ = VDD/4，也就是为电容器Cll存储的数据和二极管电容Pl存储的参考数据的平均值，从而读写MOS晶体管源极输出的电平降低为电压 V2，且V2会比VI’降低一个开启电压，即V2 = VI’ -Vt。在本实施例中所述存储单元存储的数据对应于所述存储单元的电容值以及其存储的电荷，所述预存单元存储的参考数据对应于所述预存单元的电容值以及其存储的电荷，所述电容器存储的数据和二极管存储的参考数据的平均值为所述存储电荷之和与所述电容之和的比值，从而参考电容C13存储了采样信号，即电压V2。然后关闭采样开关SHS。
如果二极管内存储了高电位，例如VDD电压，则打开存储控制开关T31，即用作存储控制开关T31的一个存储控制MOS晶体管的栅极置高，电容器Cll内存储的电荷和二极管Pl中的电荷中和，因此读写MOS晶体管的栅极电压升高到VI’ = (VDD/2+VDD) X (电容器Cll的电容值/(电容器Cll的电容值+存储单元的二极管Pl的电容值)，当所述电容器 Cll的电容值和所述二极管Pl的电容值相等，则VI’ = VDD3/4，也就是为电容器和二极管存储的数据的平均值，从而读写MOS晶体管源极输出的电平升高为电压V3，且V3会比VI’ 降低一个开启电压，即V3 = V1'-Vt0,从而参考电容C13存储了采样信号，即电压V3。然后关闭采样开关SHS。接着，利用比较器113，比较参考电压Vl和电压V2/电压V3，因为Vl < V3则输出的存储数据为1，Vl > V2则输出的存储数据为0。在其它实施例中，所述复位开关Tl、读写使能开关T2、存储控制开关T3、偏置电压单元T4都为PMOS晶体管开关，其作为控制极的栅极接低电平开关断开，接高电平开关导通，本领域技术人员可以根据常规手段调整其连接方式。本发明的随机存储器，相比于现有的DRAM和SRAM，本发明的随机存储器由于采用了双相关采样可以有效消除由于每次复位时电压的不均勻造成的复位噪音，而DRAM和 SRAM在读写的时候都会存在复位噪音。进一步的，本发明利用二极管作为存储单元来存储数据，相比于DRAM中形成堆叠或者沟槽电容的存储单元，二极管与CMOS工艺兼容，因此减低了制造工艺的复杂度。进一步的，本发明通过表面P型半导体层的钉扎可以使二极管的漏电下降到Imv/ s每个像素以下，远远小于DRAM的漏电水平，在这种情况下，刷新时间相对于DRAM的微秒级可以大大延长至毫秒甚至秒级都是可行的。进一步的，本发明采用了多个二极管及多个存储单元控制开关共享一个浮动有源区(floating diffusion)的做法，在相同工艺条件下，多个二极管及多个存储单元控制开关的面积只相当一个SRAM的面积，可以很大程度上提高芯片的集成度。而且，本发明利用了对4T结构的图像传感器进行改进得到，因此制造工艺比较成熟，例如有一些步骤可以利用4T结构的图像传感器的制造工艺，这样使得本发明的制造工艺和图像传感器的工艺兼容，应用范围较广。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
权利要求
1.一种随机存储器，其特征在于，包括预存单元，用于储存参考数据；存储单元，用于储存数据；读写单元，用于向所述存储单元中写入数据，向所述预存单元写入参考数据；读取所述预存单元储存的参考数据和存储单元储存的数据；以及生成中间数据，所述中间数据与所述存储单元储存的数据和预存单元储存的参考数据相关联；输出单元，用于比较所述读写单元生成的中间数据与所述参考数据，根据所述中间数据与所述参考数据的大小关系输出存储数据。
2.根据权利要求1所述的随机存储器，其特征在于，所述预存单元包括电荷储存元件， 所述存储单元包括至少一个电荷储存元件，所述中间数据与所述存储单元储存的数据和预存单元储存的参考数据相关联是指中间数据=(预存单元储存的电荷+存储单元储存的电荷)/ (预存单元的电容值+存储单元的电容值)。
3.根据权利要求2所述的随机存储器，其特征在于，所述电荷储存元件为电容器，其一端输入地信号，另一端电连接所述读写单元。
4.根据权利要求2所述的随机存储器，其特征在于，所述电荷储存元件为二极管，其正端输入地信号，负端电连接所述读写单元。
5.根据权利要求2所述的随机存储器，其特征在于，所述读写单元包括复位开关、读写使能开关、偏置电压单元、以及与所述存储单元包括的二极管个数相同的存储单元控制开关，其中，所述复位开关第一极用于输入数据，所述复位开关第二极电连接所述存储单元控制开关的第一极、读写使能开关的控制极和所述预存单元；所述存储单元控制开关的第二极电连接所述存储单元；所述读写使能开关的第一极输入电源信号，所述读写使能开关的第二极输出对应于所述中间数据的中间信号，以及对应于所述预存单元内存储的参考数据的参考信号；所述偏置电压单元电连接所述读写使能开关的第二极，为所述读写使能开关的第二极提供偏置电压。
6.根据权利要求5所述的随机存储器，其特征在于，所述输出单元包括二次采样单元，用于获取所述中间信号和所述参考信号；比较单元，用于比较所述中间信号和参考信号，如果所述中间信号的电压值大于所述参考信号的电压值则输出的存储数据为1，否则输出的存储数据为0。
7.根据权利要求5所述的随机存储器，其特征在于，所述复位开关、所述读写使能开关和所述存储单元控制开关为MOS晶体管开关，其栅极为控制极，漏极和源极分别为第一极和第二极。
8.根据权利要求7所述的随机存储器，其特征在于，所述存储单元包括至少两个电荷储存元件，所述存储单元控制开关围绕一个点对称分布，对称分布的存储单元控制开关共用同一第一极区；所述存储单元的电荷储存元件围绕所述点对称分布，所述存储单元的电荷储存元件为二极管，其N型半导体层和所述存储单元控制开关的第二极区共用。
9.根据权利要求7所述的随机存储器，其特征在于，所述预存单元的电荷储存元件为二极管，其N型半导体层和所述存储单元控制开关的第一极区共用，P型半导体层为P型衬底。
10.根据权利要求4或8或9所述的随机存储器，其特征在于，所述二极管为感光二极管，其表面覆盖有遮光层。
11.根据权利要求10所述的随机存储器，其特征在于，所述感光二极管的N型半导体层内具有利用钉扎工艺在所述N型半导体层内形成的P型半导体层。
全文摘要
本发明提供了一种随机存储器，包括预存单元，用于储存参考数据；存储单元，用于储存数据；读写单元，用于向所述存储单元中写入数据，向所述预存单元写入参考数据；读取所述预存单元储存的参考数据和存储单元储存的数据；以及生成中间数据，所述中间数据与所述存储单元储存的数据和预存单元储存的参考数据相关联；输出单元，用于比较所述读写单元生成的中间数据与所述参考数据，根据所述中间数据与所述参考数据的大小关系输出存储数据，从而可以提高随机存储器的性能。
文档编号G11C11/4193GK102376353SQ201010266088
公开日2012年3月14日 申请日期2010年8月18日 优先权日2010年8月18日
发明者李文强, 李 杰, 赵立新, 霍介光 申请人:格科微电子(上海)有限公司