偏压提供电路、存储区段控制器与存储器电路的制作方法
【专利摘要】本发明公开了一种偏压提供电路、存储区段控制器与存储器电路。偏压提供电路位于存储区段控制器内，且存储区段控制器用于存取存储器电路中的一个存储区段。偏压提供电路包含：第一开关，其是维持导通状态；第一电流路径，包含：第二开关，其是根据第一直流偏压而导通；以及，第二电流路径，包含：第三开关，其是根据一第二直流偏压而导通；以及，第四开关，其是根据一存储区段选择信号的控制而导通。其中字线偏压的电平根据操作电压的电平与该第二电流路径的导通状态而改变。
【专利说明】偏压提供电路、存储区段控制器与存储器电路
【技术领域】
[0001]本发明是有关于一种偏压提供电路、与存储区段控制器与存储器电路，且特别是有关于一种透过字线驱动电压存取存储器的偏压提供电路、存储区段控制器与存储器电路。
【背景技术】
[0002]存储器电路的控制信号根据工作电压Vdd(例如:1.8伏特或是3伏特)而操作。但是，若存储器阵列处于读取、编程、擦除等操作模式时，则须另外使用操作电压Vpp (例如:5伏特或是10伏特等)。
[0003]虽然，对不同类型的存储器而言，控制方式也会有些差异。然而，就地址译码与因应操作模式而选用不同操作电压Vpp的考虑则大致相似。为便于说明，以下的举例是以或非门闪存(NOR flash)为主。
[0004]请参照图1，其绘示存储器电路的基本架构示意图。一般说来，要存取存储器电路时，需要考虑两个控制面向，其一是选取正确的存储器地址；其二则须针对所选定的存储器地址，因应操作模式的类型，提供适当的操作电压Vpp。
[0005]首先，就存储器的寻址而言，存储器电路会先透过地址缓冲电路14接收所要存取的存储器地址。之后，再透过列译码电路，row decoder 15与行译码电路(columndecoder) 16的译码，将二进制的地址译码成在存储器阵列17的地址。
[0006]一般说来，存储器阵列17可区分为多个存储区段(sector)。其中，每一个存储区段各自包含多条字线(wordline driver,简称为WL),每一条字线再用于驱动相对应的子存储器阵列。
[0007]另一方面，就操作电压Vpp的提供而言,全局偏压电路(Global Wordline Bias,简称为GWLBS) 13会根据模式设定电路11的控制，将高压产生器12提供的高电压，转换为操作电压Vpp。
[0008]为了使存储器电路进行正确的操作，字线必须通过对操作电压Vpp的控制，才能对应于存储器地址的操作模式而产生字线驱动电压。如此，方能让被选用的存储器地址确实进行读取或写入、擦除等操作。
[0009]因此，高压产生器12、全局偏压电路13与存储器阵列17之间，是否能在正确的时点切换操作电压Vpp，便成为设计存储器电路时相当重要的一环。
[0010]随着存储器容量与应用的差异，存储器电路所包含的存储区段与字线的数量也不相同。为便于说明，以下假设存储器阵列包含64个存储区段，其中每个存储区段包含由4条字线驱动的4个子存储器阵列。
[0011]在对存储单元(memory cell)进行存取时，存储器电路首先会选择存储区段。其后，再进一步就选定的存储区段内，选择其中一条字线。字线在接收字线驱动电压后，将搭配位线而对存储单元进行控制。其中，字线驱动电压的电平会根据存储单元的操作模式而改变。[0012]请参见图2，其是现有技术的存储器电路，透过全局偏压电路与第零存储区段控制器，存取第零存储区段的示意图。
[0013]此处假设要存取的存储器地址位于第零存储区段(SECO) 29，且第零存储区段29区分为四个子存储器阵列(未绘式)。这四个子存储器阵列分别由第零字线WL0、第一字线WLl、第二字线WL2、第三字线WL3驱动。
[0014]由图式中可以看出，由高压产生器12输出的低电平操作电压AVXRD与高电平操作电压AVXHV，会分别传送至全局偏压电路21与第零存储区段控制器20。
[0015]全局偏压电路21会根据低电平操作电压AVXRD与高电平操作电压AVXHV，进一步产生读取操作偏压WLBSRD与高压选取偏压WLBS。其后，再将读取操作偏压WLBSRD与高压选取偏压WLBS电压传送至第零存储区段控制器20。
[0016]第零存储区段控制器20包含:偏压提供电路(BIASDEC) 25、操作电压选择电路(AVXP) 23、字线选择电路(WLDEC) 27以及四条字线28。
[0017]其中，操作电压选择电路23用于接收低电平操作电压AVXRD与高电平操作电压AVXHV，并选择其中的者作为提供给字线选择电路27的操作电压Vpp。
[0018]此外，偏压提供电路25会根据读取操作偏压WLBSRD与高压选取偏压WLBS电压，产生字线偏压Vbias给字线选择电路27。
[0019]因此，字线选择电路27分别自偏压提供电路25接收字线偏压Vbias，以及自操作电压选择电路接收操作电压Vpp。之后，字线选择电路27再进一步产生字线驱动电压给被选定的字线28。
[0020]请参照图3，其绘示现有技术的字线选择电路的示意图。
[0021]当字线选择电路27所对应的第零存储区段29内，并无任何被选取的存储器地址时，代表第零存储区段29处于待机模式。因此，提供给NMOS晶体管MBO的第零存储区段选择信号PreBO，以及提供给NMOS晶体管MBl的第一存储区段选择信号PreBl均为0V。此时，NMOS晶体管MB0、MB1均呈现断路状态，图3的字线选择电路27并不会运作。
[0022]当第零存储区段29被选取时，提供给NMOS晶体管MBO的第零存储区段选择信号PreBO,以及提供给NMOS晶体管MBl的第一存储区段选择信号PreBl均为1.8V。此时，NMOS晶体管MBO与NMOS晶体管MBl均被导通。连带的，第零区段选取节点SsecO的电压也因为NMOS晶体管MBO、MBl与接地电压(Gnd = 0V)导通的缘故，而为O伏特。
[0023]如前所述，于第零存储区段29被选取后，需进一步透过字线驱动第零存储区段29内的子存储器阵列。因此，需要再透过第零字符选择信号PreAO选择第零字线WL0、第一字符选择信号PreAl选择第一字线WLl、第二字符选择信号PreA2选择第二字线WL2、第三字符选择信号PreA3选择第三字线WL3。至于未被选取的子存储器阵列，则仍维持在待机模式。
[0024]当选定要透过第零字线WLO控制第零子存储器阵列时，仅有第零字符选择信号PreAO为1.8伏特，其余的字符选择信号(PreAl、PreA2、PreA3)均为O伏特。此时，NMOS晶体管MAO导通。另一方面，NMOS晶体管MA1、MA2、MA3均关闭。
[0025]请参照图4，其绘示字线选择电路透过第零字符选择信号，选择提供字线驱动电压予第零字线的示意图。此处以虚线绘式未被导通的晶体管。
[0026]承上，透过NMOS晶体管MAO的导通，NMOS晶体管MBO与MBl将对第零字线反向输入节点SwlO,提供朝接地电压Gnd下降的拉力。
[0027]首先假设要对第零子存储器阵列进行读取操作。此时，由操作电压选择电路23提供的操作电压Vpp = 5V、由偏压提供电路25提供的字线偏压Vbias为1.8V。
[0028]在此同时，PMOS晶体管MPU也因为栅极电连接于字线偏压Vbias而为1.8V、源极电连接于操作电压Vpp而为5V的缘故导通。因此，PMOS晶体管MPU将对第零字线反向输入节点SwlO，提供朝操作电压Vpp (5V)上升的拉力。
[0029]换言之，第零字线反向输入节点SwlO的电压，同时受到NMOS晶体管MB0、MB1将其下拉至接地电压Gnd，以及PMOS晶体管MPU将其上拉至5V的影响。
[0030]然而，PMOS晶体管MPU的空乏区比较宽，通道的厚度也较薄。因此，PMOS晶体管MPU所提供的往上拉提的力量相对较弱。相较之下，由NMOS晶体管MBO与MBl所提供的下拉力道相对较强。因此，透过晶体管之间的分压，产生于第零字线反向输入节点SwlO的电压大约为lOOmV。
[0031]由于第零字线反向输入节点SwlO的电压为IOOmV,连带的，PMOS晶体管Pl导通、NMOS晶体管NI关闭。此时，提供给第零字线WLO的字线驱动电压相当于操作电压Vpp的电压(5V)。
[0032]其次假设要对第零子存储器阵列进行编程操作。
[0033]若第零子存储器阵列要被写入数据时，代表操作电压Vpp为IOV。此时，晶体管MPU的栅极电压(相当于字线偏压Vbias)也需要跟着操作电压Vpp改变，才能适当的控制PMOS晶体管MPU的导通状态。
[0034]否则，若字线偏压Vbias仍然维持在1.8V时，PMOS晶体管MPU很可能因为栅极与漏极的电压差过大而受损坏。此处假设，若字线要执行编程时，相对应的字线偏压Vbias为
6.8V。
[0035]同样的，字线反向输入电压将同时受到NMOS晶体管MB0、MB1将其下拉至接地电压Gnd,以及PMOS晶体管MPU将其上拉至IOV的影响。因此，透过晶体管之间的分压关系，第零字线反向输入节点SwlO的电压大约为5.1V。
[0036]由于第零字线反向输入节点SwlO的电压大约为5.1V，连带的，PMOS晶体管Pl导通、NMOS晶体管NI关闭。此时，提供给第零字线WLO的字线驱动电压相当于操作电压Vpp的电压(IOV)。
[0037]另一方面，假设选用的是其他的字线(WLl?WL3)时，代表第零字符选择信号PreAO的电压为0V。此时，NMOS晶体管MAO因为栅极为OV的缘故而关闭。
[0038]在此同时，PMOS晶体管MPU仍因为栅极的字线偏压Vbias为1.8V、源极为5V的缘故而导通。此时因为NMOS晶体管MBO、MBl为断路，仅有PMOS晶体管MPU的导通会对第零字线反向输入节点SwlO的电压产生影响。因此，对第零字线反向输入节点SwlO的电压为5V0
[0039]由于对第零字线反向输入节点SwlO的电压为5V，连带的，PMOS晶体管Pl关闭、NMOS晶体管则导通。由于NMOS晶体管Pl导通，字线选择电路27提供给第零字线WLO的字线驱动电压相当于接地电压(Gnd = OV)。
[0040]根据前述说明可以得知，除了操作电压Vpp的电平会根据要进行的操作模式而改变外，字线偏压Vbias的电平也需要根据操作模式改变。如此，字线选择电路27才能对应产生字线驱动电压至选定的字线。
[0041]根据前述图2的说明可以得知，偏压提供电路25所提供的字线偏压Vbias，其实是根据全局偏压电路21提供读取操作偏压WLBSRD与高压选取偏压WLBS而产生的。
[0042]也就是说，如果要因应操作模式的改变，提供相对应的字线驱动电压给字线时，还需要对读取操作偏压WLBSRD与高压选取偏压WLBS的产生进行控制。
[0043]然而，读取操作偏压WLBSRD与高压选取偏压WLBS的产生又是根据读取操作偏压WLBSRD与高压选取偏压WLBS的产生产生的。因此，全局偏压电路21对低电平操作电压AVXRD与高电平操作电压AVXHV，提供适当的控制信号，方能提供适当的字线偏压Vbias给字线选择电路27。
[0044]请参见图5，其是进一步说明现有技术的存储区段控制器的示意图。
[0045]此图式的左侧说明全局偏压电路51如何根据高电平操作电压AVXHV与低电平操作电压AVXRD，产生读取操作偏压WLBSRD与高压选取偏压WLBS。需注意的是，这里虽然仅绘式第零存储区段控制器50，但是全局偏压电路51同样必须提供多组读取操作偏压WLBSRD与高压选取偏压WLBS给每一个存储区段控制器。
[0046]此图式的右侧则以第零存储区段控制器50为例，说明操作电压选择电路53如何提供操作电压Vpp给字线选择电路57 ;以及，偏压提供电路55如何提供字线偏压Vbias给字线选择电路57。
[0047]首先说明图5左侧的全局偏压电路51。
[0048]全局偏压电路51包含:偏压产生器511、高压模式电流路径、低压模式电流路径、驱动电流路径与多工复用器512。其中，偏压产生器511输出偏压信号NBIAS，将偏压信号NBIAS提供给高压模式电流路径与低压模式电流路径。
[0049]多工复用器512根据高压模式电流路径输出的高压操作偏压WLBSHV与驱动电流路径而输出高压选取偏压WLBS。全局偏压电路51再将低压模式电流路径产生的读取操作偏压WLBSRD，以及将多工复用器512输出的高压选取偏压WLBS输出至偏压提供电路55。
[0050]高压模式电流路径包含PMOS晶体管Pl、P2，以及，NMOS晶体管NI。其中，PMOS晶体管Pl的源极电连接于高电平操作电压AVXHV ；PM0S晶体管Pl的漏极与PMOS晶体管P2的源极电连接；PM0S晶体管P2的栅极与漏极，以及NMOS晶体管NI的漏极电连接；NM0S晶体管NI的源极电连接于接地电压Gnd ；以及，NMOS晶体管NI的栅极用于接收偏压产生器511提供的偏压信号NBIAS。此外，PMOS晶体管P2的栅极用于输出高压操作偏压WLBSHV至多工复用器512。
[0051]低压模式电流路径包含PMOS晶体管P3、P4，以及NMOS晶体管N2、N3。其中，PMOS晶体管P3的源极电连接于低电平操作电压AVXRD ；PM0S晶体管P3的栅极、漏极，以及NMOS晶体管N2的栅极、漏极电连接在一起；PM0S晶体管P4的源极电连接于NMOS晶体管N2的源极；PM0S晶体管P4的栅极电连接于漏极，以及NMOS晶体管N3的漏极；以及，NMOS晶体管N3的栅极电连接于偏压产生器511、源极电连接于接地电压Gnd。此外，PMOS晶体管P4与NMOS晶体管N2彼此电连接的节点，用于输出读取操作偏压WLBSRD至偏压提供电路55。
[0052]驱动电流路径包含PMOS晶体管P5，以及NMOS晶体管N4、N5。其中，NMOS晶体管N4的漏极电连接于低电平操作电压AVXRD ；NM0S晶体管N4的栅极电连接于低压模式电流路径的PMOS晶体管P3的漏极；NM0S晶体管N4的漏极电连接于PMOS晶体管P5的源极；PM0S晶体管P5的栅极电连接于低压模式电流路径的PMOS晶体管P4的漏极；PM0S晶体管P5的漏极电连接于NMOS晶体管N5的漏极；以及，NMOS晶体管N5的源极电连接于接地电压Gnd。其中，NMOS晶体管N4与PMOS晶体管P5彼此电连接的节点，用于输出至多工复用器512。
[0053]由图5可以看出，流经低压模式电流路径的电流Istd会受到低电平操作电压AVXRD的电平所影响；以及，流经高压模式电流路径的电流1p会受到高电平操作电压AVXHV的电平所影响。
[0054]一般而言，低电平操作电压AVXRD的电压变化较小，但是高电平操作电压AVXHV的变动可能会因为处于擦除模式而降低至3V，或是因为要进行编程而提升至IOV。连带的，流经低压模式电流路径的电流Istd以相对稳定的方式产生，且读取操作偏压WLBSRD会持续提供给偏压提供电路55。
[0055]然而，因为流经低压模式电流路径的电流Istd相当小(例如:luA)，因而再透过驱动电流路径的提供，进一步产生辅助用的推动电流Idr。另一方面，流经高压模式电流路径的电流1p较大(例如:IOuA)，产生的高压操作偏压WLBSHV的电压也较大。因此，高压选取偏压WLBS主要受到高压操作偏压WLBSHV的影响。
[0056]当全局偏压电路51提供读取操作偏压WLBSRD与高压选取偏压WLBS给偏压提供电路55时，还必须根据存储区段内的子存储器阵列被选用的操作模式，进而动态的切换实际输出至偏压提供电路55的电压。
[0057]接着说明图5右侧的第零存储区段控制器50。
[0058]首先，操作电压选择电路53是一个用于接收低电平操作电压AVXRD与高电平操作电压AVXHV的多工复用器。当存储区段内的子记忆阵列要被读取时，操作电压选择电路53输出低电平操作电压AVXRD作为操作电压Vpp ;或者，当子存储器阵列要被编程时，操作电压选择电路AVXP输出高电平操作电压AVXHV做为操作电压Vpp。
[0059]其次，偏压提供电路55使用一个多工复用器，由偏压提供电路BIASDEC产生的字线偏压Vbias会根据操作模式的不同，选择输出电压较低的读取操作偏压WLBSRD，或是电压较高的高压选取偏压WLBS做为字线偏压Vbias。
[0060]关于字线选择电路57的操作，请参看图3的说明，此处不再赘述。
[0061]实际应用时，操作电压Vpp必须因应存储器电路的存取操作而以很快的速度变化，而字线偏压Vbias也需要能配合此种转换的速度。然而，由偏压提供电路55所输出的字线偏压Vbias，还需要先透过全局偏压电路对高电平操作电压AVXHV、读取操作偏压WLBSRD的转换，产生读取操作偏压WLBSRD、高压选取偏压WLBS后，再进一步透过偏压提供电路55的选取得出。因此，此种产生字线偏压Vbias的方式显得过于迂回。
[0062]根据前述说明可以得知，无论是由操作电压选择电路53产生的操作电压Vpp，或是经由全局偏压电路51、偏压提供电路55产生的字线偏压Vbias，其信号产生的源头均为低电平操作电压AVXRD与高电平操作电压AVXHV。
[0063]基于PMOS晶体管MPU的导通考虑，要进一步提供操作电压Vpp与字线偏压Vbias给字线选择电路57使用时，操作电压Vpp与字线偏压Vbias间需要维持一定的电压差。然而，字线偏压Vbias的产生过程又必须取决于全局偏压电路51内部产生高压选取偏压WLBS的切换。
[0064]因此，低电平操作电压AVXRD、高电平操作电压AVXHV、操作电压Vpp与字线偏压Vbias间，形成了环环相扣的现象。然而，基于以下两种考虑，字线偏压Vbias切换速度必须提升。
[0065]一种考虑是，因应字线所对应的操作模式的改变而需提供不同的字线偏压。在读取存储器阵列时，经常以循序的方式读取。因此，可能在第零字线WLO读取完之后，就要接着读取WL1。此时，第零字线WLO就要进行取消选取(deselect)的动作。此种取消选取的动作，对于字线选择电路57而言，相当于字线反向输入电压需要在很短的时间(us等级)内，由IOOmV上升至5.1V。
[0066]根据前述说明可以得知，字线反向输入电压的产生速度，取决于操作电压Vpp与字线偏压Vbias的变化速度。假设存储器阵列包含六十四个存储区段(SEC0?SEC63)，则相对应需要提供六十四个存储区段控制器。由此可知，当闪存阵列所包含的存储区段越多时，全局偏压电路GWLBS针对不同的区段在不同时点所需的字线偏压Vbias控制的考虑也越多。因此，对全局偏压电路51形成的负荷(loading)也变得更大。
[0067]换言之，当存储区段数量增加时，全局偏压电路51还必须兼顾在所有的存储区段内，低电平操作电压AVXRD、高电平操作电压AVXHV、操作电压Vpp与字线偏压Vbias间的关系。因此，全局偏压电路51产生字线偏压Vbias的速度，可能跟不上操作电压Vpp的切换速度。
[0068]另一种考虑则是，在高存储器容量的导向下，多层式储存(multilevel cell，简称为MLC)技术也越来越普遍。针对MLC的应用，即使同一个字线的操作模式并未改变，字线选择电路仍然需提供不同的字线驱动电压给字线。如此一来，字线驱动电压必需能在更短的时间(ns等级)内产生变化。
[0069]例如:同样处于读取操作的情况下，提供给第零字线WLO的字线驱动电压必须在很短的时间内，在20ns内先由3V变化成5V，之后再进一步在15ns内由5V上升至7V。也就是说，操作电压Vpp需要在很短的时间内，数度的上升(stepping)。
[0070]综上所述，随着需要控制的存储区段数量增加，以及字线驱动电压必须能快速切换得需求，现有技术的全局偏压电路必须采用相当繁复的逻辑控制(logic control)。此夕卜，针对MLC的应用，字线驱动电压必须能快速的切换(fast switching)。此时,透过全局偏压电路51间接产生字线偏压Vbias的做法，便无法符合(catch up)此种要求。
【发明内容】
[0071]本发明的一方面为一种偏压提供电路，电连接于一操作电压与一接地电压间，该偏压提供电路是透过一偏压输出节点而输出一字线偏压，该偏压提供电路包含:一第一开关，电连接于该操作电压与该偏压输出节点间，其是维持导通状态；一第一电流路径，电连接于该偏压输出节点与该接地电压间，包含:一第二开关，其是根据一第一直流偏压而导通；以及，一第二电流路径，电连接于该偏压输出节点与该接地电压间，包含:一第三开关，电连接于该接地电压，其是根据一第二直流偏压而导通；以及，一第四开关，电连接于该第三开关与该偏压输出节点间，其是根据一存储区段选择信号的控制而导通，其中该字线偏压的电平是根据该操作电压的电平与该第二电流路径的导通状态而改变。
[0072]本发明的另一方面为一种存储区段控制器，包含:一操作电压选择电路，其是提供一操作电压；一偏压提供电路，电连接于该操作电压选择电路与一接地电压间，其是根据该操作电压而于一偏压输出节点输出一字线偏压，该偏压提供电路包含:一第一开关，其是电连接于该操作电压与该偏压输出节点间，且该第一开关维持导通状态；一第一电流路径，电连接于该偏压输出节点与该接地电压间，其是根据一第一直流偏压而导通；以及，一第二电流路径，电连接于该偏压输出节点与该接地电压间，其是根据一存储区段选择信号的控制而导通，其中该字线偏压是根据该操作电压与该第二电流路径的导通状态而改变；一字线选择电路，电连接于该操作电压选择电路与该偏提供电路，其是根据该字线偏压与该操作电压而输出一字线驱动电压；以及，一第一字线，电连接于该字线选择电路，其是接收该字线驱动电压。
[0073]本发明的再一方面为一种存储器电路，包含:一全局偏压电路，其是提供一第一直流偏压与一第二直流偏压；一第一存储区段，包含多个子存储器阵列；以及，
[0074]一第一存储区段控制器，电连接于该全局偏压电路与该第一存储区段，包含:一操作电压选择电路，其是提供一操作电压；一偏压提供电路，电连接于该全局偏压电路、该操作电压选择电路与一接地电压间，包含:一第一开关，电连接于该操作电压与该偏压输出节点间，其是维持导通状态；一第一电流路径，电连接于该偏压输出节点与该接地电压间，其是根据该第一直流偏压而导通；以及，一第二电流路径，电连接于该偏压输出节点与该接地电压间，其是根据一存储区段选择信号的控制而导通，其中该字线偏压是根据该操作电压与该第二电流路径的导通状态而改变；一字线选择电路，电连接于该操作电压选择电路与该偏提供电路，其是根据该字线偏压与该操作电压而输出一字线驱动电压；以及，一第一字线，电连接于该字线选择电路与该等子存储器阵列中的一第一子存储器阵列，其是根据该字线驱动电压而驱动该第一子存储器阵列。
[0075]为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式，作详细说明如下:
【专利附图】
【附图说明】
[0076]图1，其绘示存储器电路的基本架构示意图。
[0077]图2，其是现有技术的存储器电路，透过全局偏压电路与第零存储区段控制器，存取第零存储区段的示意图。
[0078]图3，其绘示现有技术的字线选择电路的示意图。
[0079]图4，其绘示字线选择电路透过第零字符选择信号，选择提供字线驱动电压予第零字线的示意图。
[0080]图5，其是进一步说明现有技术的存储区段控制器的示意图。
[0081]图6，其是本发明的存储区段控制电路搭配全局偏压电路的示意图。
[0082]图7A，其是本发明的偏压提供电路，透过第一电流路径产生字线偏压的示意图。
[0083]图7B，其是本发明的偏压提供电路，透过第二电流路径产生字线偏压的示意图。
[0084]图8，其是本发明针对个别的存储区段提供字线偏压，于存储区段控制器处于待机模式的示意图。
[0085]图9，其是本发明的存储区段控制器，针对个别的存储区段，提供字线偏压进行读取操作模式的示意图。
[0086]图10，其是本发明的存储区段控制器，针对个别的存储区段，提供字线偏压进行编程操作模式的示意图。
[0087]【主要元件符号说明】
[0088]全局偏压电路13、21、51、61
[0089]模式设定电路11 高压产生器12
[0090]地址缓冲电路14 列译码电路15
[0091]行译码电路16存储器阵列17
[0092]第零存储区段控制器20、50、60a
[0093]操作电压选择电路23、53、63a、63b
[0094]偏压提供电路25、55、65a、65b
[0095]字线选择电路27、57、67a、67b
[0096]字线28、68a、68b
[0097]第零存储区段29、69a
[0098]第零存储区段选择信号PreBO
[0099]第一存储区段选择信号PreBl
[0100]偏压产生器511 多工复用器512
[0101]第六十三存储区段69b
[0102]第六十三存储区段控制器60b
[0103]读取操作偏压WLBSRD
[0104]高压选取偏压WLBS
[0105]高压操作偏压WLBSHV
[0106]字线选择信号PreAO、PreAl、PreA2、PreA3
[0107]低电平操作电压AVXRD
[0108]高电平操作电压AVXHV
[0109]第二五五存储区段69b
[0110]第一直流偏压NBIASl
[0111]第二直流偏压NBAIAS2
[0112]偏压输出节点Sbias
[0113]字线偏压Vbias
[0114]存储区段选择信号SECTOR
[0115]字线致能信号WLEN
【具体实施方式】
[0116]根据前述说明可以得知，对于存储区段的数量增加所衍生的操作模式的开关，以及MLC应用时的多次电压切换等需求，由全局偏压电路GWLBS配合多个存储区段，提供各个存储区段内的字线相对应的字线驱动电压的作法显得过于繁复而不易实现。
[0117]为此，本发明提出了一种能大幅减化全局偏压电路的复杂程度的存储器电路。简言之，此种做法是透过存储区段控制器中的偏压提供电路，对个别的存储区段提供专属化的字线驱动电压的切换功能。采用此种做法时，全局偏压电路不需要动态的切换应输出读取操作偏压WLBSRD或高压选取偏压WLBS。[0118]请参见图6，其是本发明的存储区段控制电路搭配全局偏压电路的示意图。在此图式中，全局偏压电路61用于产生第一直流偏压NBIASl与第二直流偏压NBIAS2信号给每一个存储区段控制器。其中，每一个存储区段控制器分别用于控制相对应的一个存储区段。
[0119]例如:此处假设存储器阵列共包含64个存储区段。图式中的第零存储区段控制器60a用于控制第零存储区段69a、第六十三存储区段控制器60b用于控制第六十三存储区段69b。
[0120]每一个存储区段控制器内部，各自包含操作电压选择电路63a、63b;偏压提供电路65a、65b ;字线选择电路67a、67b，以及多条字线68a、68b。
[0121]在图6中，由于全局偏压电路61输出至偏压提供电路65a、65b的第一直流偏压NBIASl与第二直流偏压NBIAS2的电压均维持不变。与图5相较可以明显看出，全局偏压电路61所需使用的控制逻辑可大幅简化。
[0122]此外，由高电压产生器提供的低电平操作电压AVXRD与高电平操作电压AVXHV，并不需要传送至全局偏压电路61，而仅提供给操作电压选择电路63a、63b。
[0123]根据本发明的构想，操作电压选择电路63a、63b于接收低电平操作电压AVXRD与高电平操作电压AVXHV后，输出操作电压Vpp至偏压提供电路65a、65b与字线选择电路67a、67b。
[0124]透过本发明的偏压提供电路65a、65b产生的字线偏压Vbias，同样可因应操作电压Vpp的改变而变化。因此，对字线选择电路67而言，其接收的控制信号与电压仍与现有技术相同。连带的，字线选择电路67a、67b仍可维持对字线的选取控制方式。关于字线选择电路67a、67b与字线68a、68b之间的选用，以及字线68a、68b与存储区段内相对应的子存储器阵列的控制方式，此处不再详述。
[0125]另一方面，偏压提供电路65a、65b会根据全局偏压电路61所提供的第一直流偏压NBIASl (例如:0.4V)与第二直流偏压NBIAS2(例如:0.8V)，以及操作电压选择电路63a、63b提供的操作电压Vpp，产生字线偏压Vbias给字线选择电路67a、67b。
[0126]关于偏压提供电路65a、65b如何因应操作电压Vpp的变化而产生字线偏压Vbias的作法，请进一步参看图7A、图7B的说明。
[0127]请参见图7A，其是本发明的偏压提供电路，透过第一电流路径产生字线偏压的示意图。
[0128]本发明的偏压提供电路65a包含:电连接于偏压输出节点Sbias与接地电压Gnd之间提供的第一电流路径、第二电流路径，以及电连接于操作电压Vpp与偏压输出节点Sbias间的第一开关Ml。
[0129]在偏压提供电路65a中，第一开关Ml为PMOS晶体管，其本体电连接于源极。第一开关的PMOS晶体管的源极电连接于操作电压Vpp、栅极与漏极均电连接于偏压输出节点Sbias0无论存储区段所处的操作模式为何，第一开关Ml均维持导通状态。
[0130]此外，第一电流路径包含根据第一直流偏压NBIASl而导通的第二开关M2。第二电流路径包含:第二直流偏压NBIAS2而导通的第三开关M3 ;以及，根据存储区段选择信号SECTOR的控制而导通的第四开关M4。
[0131]在第一电流路径中，第二开关M2为NMOS晶体管，其漏极电连接于偏压输出节点Sbias、栅极电连接于第一直流偏压NBIAS1、源极电连接于接地电压Gnd。第一直流偏压NBIASl较一般晶体管阈值电压(threshold voltage，通常为0.7V)略低。例如:大约0.3V或 0.4V。
[0132]由于代表第二开关M2的NMOS晶体管的栅极仅有相对微弱的偏压，使得代表第二开关M2的NMOS晶体管导通的电流相对较小(例如:10nA)。由于第一直流偏压NBIASl持续提供的缘故，这个较小的电流也会维持。若存储区段处于待机模式时，偏压提供电路65a将如图7A所示，透过第一电流路径而产生字线偏压Vbias。
[0133]另一方面，若存储区段处于读取或可编程等操作模式时，将如图7B所示，透过第二电流路径而产生字线偏压Vbias。需留意的是，无论存储区段是否处于操作模式，第一电流路径均因为第二开关M2栅极的第一直流偏压NBIASl而维持导通。
[0134]请参见图7B，其是本发明的偏压提供电路，透过第二电流路径产生字线偏压的示意图。
[0135]在第二电流路径中，第三开关M3与第四开关M4均为NMOS晶体管。代表第三开关M3的NMOS晶体管，源极电连接于接地电压Gnd、栅极电连接于第二直流偏压NBIAS2。另一方面，代表第四开关M4的NMOS晶体管，其源极电连接于第三开关M3、栅极接收存储区段选择信号SECTOR、漏极电连接于偏压输出节点Sbias。
[0136]当存储区段处于操作模式时，第一电流路径与第二电流路径将同时导通。惟，此时因为第二电流路径所导通的电流较大，字线偏压Vbias受到第二电流路径的影响也较大。
[0137]进一步比较第一电流路径与第二电流路径可以发现，无论存储区段处于何种操作模式，第一电流路径都会稳定而持续的产生一个微小的电流。因此，第一电流路径可视为一个常态存在的电流路径。
[0138]另一方面，当存储区段选择信号SECTOR未产生时，相当于存储区段处于待机模式。此时，第二电流路径将呈现断路。由于第二电流路径会根据存储区段选择信号SECTOR而决定是否导通，因此，第二电流路径可视为一个在非待机模式下才动态存在的电流路径。
[0139]根据前述说明可以得知，若存储区段处于待机模式而未进行存取时，偏压提供电路BIASDEC仅提供电流较小的第一电流路径。反之，当存储区段要进行存取时，偏压提供电路BIASDEC同时提供电流较大(例如:30uA)的第二电流路径与电流较小(例如:10nA)的第一电流路径。
[0140]如前所述，存储区段控制器包含:操作电压选择电路、全局偏压电路而言、偏压提供电路、字符选择电路、多条字线。接着，利用图8、图9，分别说明本发明的存储区段控制器，采用前述的偏压提供电路时，其内部电路分别在待机模式与操作模式时的情形。
[0141]请参见图8，其是本发明针对个别的存储区段提供字线偏压，于存储区段控制器处于待机模式的示意图。此处绘式了其中的第零字线WLO与第一字线WL1。
[0142]在有些应用中，当存储器阵列中的每一个存储区段都为待机模式时，列译码电路所对应选用的存储区段仍可能会停留在最后一次输出的结果。此时，这个最后被使用的存储区段控制器，仍可能因为接收到存储区段选择信号SECTOR而使第二电流路径导通。
[0143]因此，第二电流路径还可包含:根据字线致能信号(WLEN)而导通的第五开关。其中，第五开关M5使用NMOS晶体管，漏极电连接于偏压输出节点Sbias、源极电连接于第四开关、栅极根据字线致能信号WLEN的控制而导通。
[0144]其中，字线致能信号(WLEN)的用途是，当存储器阵列全部为待机模式时，确保不会有任何的存储区段被选择。当然，若提供给区段控制器的存储区段选择信号SECTOR信号已然考虑每一个存储区段的操作与待机模式均不会产生误动作时，则第五开关M5并非必需。
[0145]对操作电压选择电路63而言，此时输出的操作电压Vpp为5V。对全局偏压电路而言61，维持输出第一直流偏压NBIASl与第二直流偏压NBIAS2。
[0146]对偏压提供电路65而言，当存储区段处于待机模式(standby mode)时，虽然每一个存储区段的所有字线(WL)都被自动关闭(turn off)。因此，字线致能信号为OV (WLEN =O)。此时，第二电流路径不会导通。因此，偏压提供电路65仅透过Ml与第一电流路径导通Vpp与接地电压Gnd。此时，在偏压输出节点产生的字线偏压为IV。
[0147]对字符选择电路67b而言，因为没有字线被选取，NMOS晶体管MBO与MBl都不会导通。以及，由第零字线选择信号PreAO控制的NMOS晶体管M7、由第一字线选择信号PreAl控制的NMOS晶体管M21也都不会导通。
[0148]PMOS晶体管Ml根据栅极的字线偏压Vbias = IV而导通，此时，第零字线反向输入节点SwlO的电压因为PMOS晶体管Ml的导通而与操作电压Vpp相等。对于PMOS晶体管M8与NMOS晶体管M9所组成的反向器而言，输入端的第零字线反向输入节点SwlO的电压为5V,因而输出OV的字线驱动电压给第零字线WLO。
[0149]同样的，PMOS晶体管M20根据栅极的字线偏压Vbias = IV而导通，此时，第一字线反向输入节点Swll的电压因为PMOS晶体管M20的导通而与操作电压Vpp相等。对于PMOS晶体管M22与NMOS晶体管M23所组成的反向器而言，输入端的第一字线反向输入节点Swl I的电压为5V，因而输出OV的字线驱动电压给第一字线WLl。
[0150]因此，当存储区段处于待机模式时，字线选择电路67a将输出OV给存储区段控制器内的所有字线。连带的，与存储区段控制器相对应的存储区段便不会被存取。即，透过稳定产生的第一电流路径，产生OV的字线驱动电压给所有对应于待机模式的字线WL。
[0151]请参见图9，其是本发明的存储区段控制器，针对个别的存储区段，提供字线偏压进行读取操作模式的示意图。
[0152]对操作电压选择电路63而言，此时输出的操作电压Vpp与低电平操作电压AVXRD相等(Vpp = AVXRD = 5V)。全局偏压电路61仍维持输出第一直流偏压NBIASl与第二直流偏压 NBIAS2。
[0153]对偏压提供电路65而言，当存储区段处于读取操作模式时，同时透过第一电流路径与第二电流路径导通Vpp与接地电压Gnd。此时，在偏压输出节点产生的字线偏压Vbias约为1.8V。
[0154]对字符选择电路67b而言，NMOS晶体管MBO与MBl均导通，第零区段选取SsecO的电压为0V。此处假设要读取的存储器地址位于与第一字线WLl相对应的子存储器阵列，因此，第一字线选择信号PreAl将导通NMOS晶体管M21。
[0155]因此，在操作电压Vpp与接地电压Gnd之间，将形成透过PMOS晶体管M20、NMOS晶体管M21、MB0、MB1导通的电流。此时，第一字线反向输入节点Swll的电压大约为0.1V。
[0156]对于PMOS晶体管M22与NMOS晶体管M23所组成的反向器而言，输入端的第一字线反向输入节点Swll的电压约为0.1V，因而导通PMOS晶体管M22，并输出电平为5V的字线驱动电压给第一字线WLl。[0157]请参见图10，其是本发明的存储区段控制器，针对个别的存储区段，提供字线偏压进行编程操作模式的示意图。
[0158]如果存储区段内的子存储器阵列要进行编程时，图10各个晶体管的导通状态与图9相似，差别在于节点上的电压电平会产生改变。
[0159]此时，由操作电压选择电路63a输出的操作电压Vpp，相当于高电平操作电压AVXHV，S卩，Vpp =AVXHV = IOV。同样的，第一电流路径与第二电流路径均导通。连带的，透过晶体管的分压，使得偏压输出节点上的字线偏压Vbias = 6.8V。
[0160]在字线选择电路67a中，由操作电压Vpp经由PMOS晶体管M10、NM0S晶体管Mil、MBO、MBl导通至接地电压Gnd，因而使第一字线反向输入节点Swll的电压为5.1V。因此，第一字线WLl所接收的字线驱动电压为IOV。
[0161]根据前述说明可以得知，当存储区段要由图9、图10的任一种操作模式转变为图8的待机模式时，因为第一电流路径维持持续导通的状态，字线偏压Vbias可以迅速的由原本透过第二电流路径提供的电压为转变成为透过第一电流路径产生。因此，如果要进行取消选取时，本发明的偏压提供电路可以快速的配合操作模式的转换。
[0162]再者，针对MLC的应用而言，本发明的偏压提供电路是透过操作电压Vpp直接产生字线偏压Vbias。因此，当操作电压Vpp产生变化的瞬间，字线偏压Vbias可以同步的产生变化，毋须透过其他的控制电路才能产生与操作电压Vpp相对应的字线偏压Vbias。
[0163]综上所述，透过存储区段控制器内的偏压提供电路，本发明可因应各个存储区段的操作，提供与操作电压同步变化的字线偏压。此种做法不但能简化全局偏压电路GWLBS的逻辑设计，还能配合字线偏压Vbias需要快速切换的需求。
[0164]根据前述的实施例也可以看出，无论是待机模式与操作模式的切换、选取与取消选取时的电平变化，或是因应MLC的应用而需快速切换字线驱动电压的需求，本发明的存储区段控制器均能快速的对相对应的存储区段与子存储器阵列提供合适的字线驱动电压。
[0165]附带一提的是，仅管不同类型的存储器，在提供字线驱动时的电压转换之控制方式与NOR栅闪存不完全相同，但是可能都存在类似的问题。S卩，电压转换控制过于繁复，以及转换速度偏慢的现象。因此，尽管前述的实施例以NOR栅闪存为例，但是本发明的应用并不以此为限。
[0166]综上所述，虽然本发明已以诸项实施例揭露如上，然其并非用以限定本发明。本发明所属【技术领域】中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。
【权利要求】
1.一种偏压提供电路，电连接于一操作电压(Vpp)与一接地电压间，该偏压提供电路是透过一偏压输出节点(Sbias)而输出一字线偏压(Vbias)，该偏压提供电路包含: 一第一开关，电连接于该操作电压与该偏压输出节点间，其是维持导通状态； 一第一电流路径(weak path),电连接于该偏压输出节点与该接地电压间,包含: 一第二开关，其是根据一第一直流偏压(W_NBIAS)而导通；以及， 一第二电流路径(strong path),电连接于该偏压输出节点与该接地电压间,包含: 一第三开关，电连接于该接地电压，其是根据一第二直流偏压而导通；以及， 一第四开关，电连接于该第三开关与该偏压输出节点间，其是根据一存储区段选择信号(SECTOR)的控制而导通，其中该字线偏压的电平是根据该操作电压的电平与该第二电流路径的导通状态而改变。
2.根据权利要求1所述的偏压提供电路，其中当该第一电流路径与该第二电流路径均导通时，流经该第一电流路径的电流小于流经该第二电流路径的电流。
3.根据权利要求1所述的偏压提供电路，其中该第一直流偏压与该第二直流偏压是由一全局偏压电路(GWLBS)提供，且该第一直流偏压小于该第二直流偏压。
4.根据权利要求1所述的偏压提供电路，其中该第二电流路径更包含: 一第五开关，电连接于该偏压输出节点与该第四开关间，其是根据一字线致能信号(WLEN)而导通。
5.一种存储区段控制器，包含: 一操作电压选择电路，其是提供一操作电压； 一偏压提供电路，电连接于该操作电压选择电路与一接地电压间，其是根据该操作电压而于一偏压输出节点输出一字线偏压，该偏压提供电路包含: 一第一开关，其是电连接于该操作电压与该偏压输出节点间，且该第一开关维持导通状态； 一第一电流路径，电连接于该偏压输出节点与该接地电压间，其是根据一第一直流偏压而导通；以及， 一第二电流路径，电连接于该偏压输出节点与该接地电压间，其是根据一存储区段选择信号的控制而导通，其中该字线偏压是根据该操作电压与该第二电流路径的导通状态而改变； 一字线选择电路，电连接于该操作电压选择电路与该偏提供电路，其是根据该字线偏压与该操作电压而输出一字线驱动电压；以及， 一第一字线，电连接于该字线选择电路，其是接收该字线驱动电压。
6.根据权利要求5所述的存储区段控制器，其中该第一电流路径包含: 一第二开关，根据一第一直流偏压而导通。
7.根据权利要求5所述的存储区段控制器，其中该第二电流路径包含: 一第三开关，电连接于该接地电压，其是根据一第二直流偏压而导通；以及， 一第四开关，电连接于该第三开关与该偏压输出节点间，其是根据一存储区段选择信号的控制而导通。
8.根据权利要求5所述的存储区段控制器，其中当该第一电流路径与该第二电流路径均导通时，流经该第一电流路径的电流小于流经该第二电流路径的电流。
9.根据权利要求5所述的存储区段控制器，其中该第一直流偏压与该第二直流偏压是由一全局偏压电路提供，且该第一直流偏压小于该第二直流偏压。
10.根据权利要求5所述的存储区段控制器，其中该第二电流路径更包含: 一第五开关，电连接于该偏压输出节点与该第四开关间，其是根据一字线致能信号而导通。
11.根据权利要求5所述的存储区段控制器，其中该操作电压选择电路为一多工复用器，而该操作电压为一低电平操作电压(AVXRD)与一高电平操作电压(AVXHV)之一。
12.—种存储器电路，包含: 一全局偏压电路，其是提供一第一直流偏压与一第二直流偏压； 一第一存储区段，包含多个子存储器阵列；以及， 一第一存储区段控制器，电连接于该全局偏压电路与该第一存储区段，包含: 一操作电压选择电路，其是提供一操作电压； 一偏压提供电路，电连接于该全局偏压电路、该操作电压选择电路与一接地电压间，包含: 一第一开关，电连接于该操作电压与该偏压输出节点间，其是维持导通状态； 一第一电流路径，电连接于该偏压输出节点与该接地电压间，其是根据该第一直流偏压而导通；以及， 一第二电流路径，电连接于该偏压输出节点与该接地电压间，其是根据一存储区段选择信号的控制而导通，其中该字线偏压是根据该操作电压与该第二电流路径的导通状态而改变； 一字线选择电路，电连接于该操作电压选择电路与该偏提供电路，其是根据该字线偏压与该操作电压而输出一字线驱动电压；以及， 一第一字线，电连接于该字线选择电路与该等子存储器阵列中的一第一子存储器阵列，其是根据该字线驱动电压而驱动该第一子存储器阵列。
13.根据权利要求12所述的存储器电路，其中该第一电流路径包含: 一第二开关，根据该第一直流偏压而导通。
14.根据权利要求12所述的存储器电路，其中该第二电流路径包含: 一第三开关，电连接于该接地电压，根据该第二直流偏压而导通；以及， 一第四开关，电连接于该第三开关与该偏压输出节点间，其是根据一存储区段选择信号的控制而导通。
15.根据权利要求14所述的存储器电路，其中该第二电流路径更包含: 一第五开关，电连接于该偏压输出节点与该第四开关间，其是根据一字线致能信号而导通。
【文档编号】G11C11/4074GK103971729SQ201310035222
【公开日】2014年8月6日 申请日期:2013年1月30日 优先权日:2013年1月30日
【发明者】林永丰, 张坤龙, 洪俊雄 申请人:旺宏电子股份有限公司