一种刷新动态随机存取存储器的方法和装置制造方法
【专利摘要】本发明实施例提供一种刷新动态随机存取存储器的方法和装置，以减小DRAM的刷新开销和减小芯片功耗。所述方法包括：内存控制器以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命令，以第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令；第一刷新地址计数器接收第一刷新命令后输出第一行地址，以使行地址多路选择器按照第一刷新周期对DRAM对应于第一行地址的存储单元进行刷新，第二刷新地址计数器接收第二刷新命令后输出中间地址，以使行地址多路选择器按照第二刷新周期对DRAM对应于第二行地址的存储单元进行刷新。本发明可以根据存储单元行的数据保持时间不同而采用不同的刷新周期，减小DRAM的刷新开销和芯片功耗。
【专利说明】
【技术领域】
[0001] 本发明涉及通信领域，尤其涉及一种刷新动态随机存取存储器的方法和装置。 一种刷新动态随机存取存储器的方法和装置
【背景技术】
[0002] 动态随机存取存储器（Dynamic Random Access Memory, DRAM)的原理是利用电容 内存储的电荷来存储二进制数据。由于在现实中电容会有漏电的现象，因此，需要对电容周 期性地充电才能使存储在其中的信息不丢失，这种给DRAM中的电容充电的动作叫做刷新。 DRAM的基本单元结构叫做存储单元（CELL)，DRAM的的存储单元分行（Row)和列（Column) 进行组织，构成一个逻辑BANK (L-BANK)。一颗DRAM颗粒芯片可以由多个逻辑BANK组成， JEDEC DDR3标准中DRAM颗粒的逻辑BANK数目是8。DRAM的存储单元的刷新由检测放大 器（Sense Amp)按行进行，每收到一个刷新命令，则刷新一个或者多个逻辑BANK中的行。 DRAM存储单元中的数据在无刷新情况下能保持数据不丢失的时间称作数据的保持时间 (Retention Time)，数据的保持时间由其电容的漏电流大小决定。
[0003] 以 MIC0N MT48LC64M8A2-16Meg x8x4banks SDR SDRAM 颗粒芯片的内部结构框 图为例，说明现有技术提供的一种刷新DRAM的方法：DRAM芯片内部的刷新地址计数器 (REFRESH COUNTER)自动生成当前刷新的行的地址；当内存控制器送AUTO REFRESH命令时， 以刷新地址计数器中的数据通过行地址多路选择器选择当前刷新的行的地址。每产生一个 AUTO REFESH命令，则刷新地址计数器自动累加，DRAM依次刷新不同的行。
[0004] 上述现有技术提供的刷新DRAM的方法将DRAM的所有行上的保持时间视为是相同 的，导致刷新的开销比较大。
【发明内容】
[0005] 本发明实施例提供一种刷新动态随机存取存储器的方法和装置，以减小DRAM的 刷新开销，从而减小芯片的功耗。
[0006] 本发明实施例提供一种刷新动态随机存取存储器的方法，所述方法包括：
[0007] 内存控制器以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命令，以 第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令，所述第一刷新周期大于所 述第二刷新周期；
[0008] 所述第一刷新地址计数器接收第一刷新命令后输出第一行地址，以使行地址多路 选择器按照所述第一刷新周期对动态随机存取存储器中对应于所述第一行地址的存储单 元进行刷新，所述第二刷新地址计数器接收第二刷新命令后输出中间地址，以使行地址多 路选择器按照所述第二刷新周期对动态随机存取存储器中对应于第二行地址的存储单元 进行刷新。
[0009] 本发明实施例提供一种刷新动态随机存取存储器的装置，所述装置包括：
[0010] 内存控制器、第一刷新地址计数器和第二刷新地址计数器；
[0011] 所述内存控制器，用于以第一刷新周期为周期向第一刷新地址计数器发送第一刷 新命令，以第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令，所述第一刷新 周期大于所述第二刷新周期；
[0012] 所述第一刷新地址计数器，用于接收所述内存控制器发送的第一刷新命令后输出 第一行地址，以使行地址多路选择器按照所述第一刷新周期对动态随机存取存储器中对应 于所述第一行地址的存储单元进行刷新；
[0013] 所述第二刷新地址计数器，用于接收所述内存控制器发送的第二刷新命令后输出 中间地址，以使行地址多路选择器按照所述第二刷新周期对动态随机存取存储器中对应于 第二行地址的存储单元进行刷新。
[0014] 从上述本发明实施例可知，由于针对数据保持时间不同的行，可以使用不同的刷 新地址计数器产生不同的行地址，使得可以根据不同的行地址、按照不同的刷新周期去刷 新相应的存储单元。与现有技术将DRAM的所有行上的保持时间视为相同而按照同一刷新 周期进行存储单元的刷新相比，本发明实施例提供的方法可以根据存储单元中行的数据保 持时间不同而采用不同的刷新周期，能够减小DRAM的刷新开销，从而减小芯片的功耗。
【专利附图】
【附图说明】
[0015] 为了更清楚地说明本发明实施例的技术方案，下面将对现有技术或实施例描述中 所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实 施例，对于本领域技术人员来讲，还可以如这些附图获得其他的附图。
[0016] 图1是本发明实施例提供的刷新动态随机存取存储器的方法流程示意图；
[0017] 图2是本发明实施例提供的刷新动态随机存取存储器的装置结构示意图；
[0018] 图3是本发明另一实施例提供的刷新动态随机存取存储器的装置结构示意图； [0019] 图4_a是本发明另一实施例提供的刷新动态随机存取存储器的装置结构示意图；
[0020] 图4_b是本发明另一实施例提供的刷新动态随机存取存储器的装置结构示意图。
【具体实施方式】
[0021] 下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完 整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于 本发明中的实施例，本领域技术人员所获得的所有其他实施例，都属于本发明保护的范围。
[0022] 请参阅附图1，是本发明实施例提供的刷新动态随机存取存储器的方法流程示意 图，主要包括步骤S101和步骤S102,详细说明如下：
[0023] S101，内存控制器以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命 令，以第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令，所述第一刷新周期 大于所述第二刷新周期。
[0024] 在本发明实施例中，产生输入到行地址多路选择器的行地址的刷新地址计数器不 只一个。为了区分不同的刷新地址计数器，在本发明实施例中，以第一刷新地址计数器和 第二刷新地址计数器来标识。需要说明的是，第一刷新地址计数器和第二刷新地址计数器 仅仅是对不同的刷新地址计数器进行标识，并非用于限定刷新地址计数器的数量，实际上， 可以根据需要有多个计数器。内存控制器主要负责以第一刷新周期为周期向第一刷新地址 计数器发送第一刷新命令，以第二刷新周期为周期向第二刷新地址计数器发送第二刷新命 令，其中，第一刷新周期大于第二刷新周期。在本发明实施例中，以第一刷新周期为周期向 第一刷新地址计数器发送的第一刷新命令，其数目可以等于DRAM存储单元中数据保持时 间为第一刷新周期的行的数量，相应地，以第二刷新周期为周期向第二刷新地址计数器发 送的第二刷新命令，其数目可以等于DRAM存储单元中数据保持时间为第二刷新周期的行 的数量。
[0025] S102,第一刷新地址计数器接收第一刷新命令后输出第一行地址，以使行地址多 路选择器按照第一刷新周期对动态随机存取存储器中对应于第一行地址的存储单元进行 刷新，第二刷新地址计数器接收第二刷新命令输出中间地址，以使行地址多路选择器按照 第二刷新周期对动态随机存取存储器中对应于第二行地址的存储单元进行刷新。
[0026] 在本发明实施例中，第一刷新地址计数器接收第一刷新命令后产生第一行地址， 将第一行地址输出至行地址多路选择器。行地址多路选择器按照第一行地址选择需要刷新 的行的地址，按照第一刷新周期对动态随机存取存储器中对应于第一行地址的存储单元进 行刷新。第二刷新地址计数器接收第二刷新命令后产生输出中间地址；地址映射器接收第 二刷新地址计数器输出的连续增加的中间地址，根据地址映射表保持的映射关系，将中间 地址映射为第二行地址。地址映射器输出第二行地址至行地址多路选择器。行地址多路选 择器按照第二行地址选择需要刷新的行的地址，按照第二刷新周期对动态随机存取存储器 中对应于第二行地址的存储单元进行刷新。
[0027] 进一步地，附图1示例的方法还包括寄存器保存第一刷新命令和第二刷新命令， 相应地，内存控制器以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命令，以 第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令包括：内存控制器从寄存器 读取第一刷新命令和第二刷新命令，分别以第一刷新周期为周期和第二刷新周期为周期向 第一刷新地址计数器发送第一刷新命令和第二刷新地址计数器发送第二刷新命令。在上述 本发明实施例中，第一行地址具体为所有行的地址，第二行地址具体为特定行的地址，而特 定行的地址为通过测试得到的数据保持时间较短的行对应的地址。
[0028] 从上述本发明实施例提供的刷新动态随机存取存储器的方法可知，由于针对数据 保持时间不同的行，可以使用不同的刷新地址计数器产生不同的行地址，使得可以根据不 同的行地址、按照不同的刷新周期去刷新相应的存储单元。与现有技术将DRAM的所有行 上的保持时间视为相同而按照同一刷新周期进行存储单元的刷新相比，本发明实施例提供 的方法可以根据存储单元中行的数据保持时间不同而采用不同的刷新周期，能够减小DRAM 的刷新开销，从而减小芯片的功耗。
[0029] 为了更清楚地说明附图1示例的方法，以常见64ms为主要数据保持时间，且新增 一个128ms的刷新地址计数器的DRAM芯片为例，说明本发明实施例提供的刷新动态随机存 取存储器的方法。
[0030] 一般而言，一个常见标称64ms的DRAM芯片颗粒中绝大多数存储单元对应的行其 数据保持时间都在128ms以上。新增加的128ms类刷新地址计数器作为默认刷新地址计数 器，对应的由128ms类刷新命令驱动累加，其产生的行地址无需转换，直接给行地址多路选 择器，其刷新周期是原64ms刷新周期的两倍，单位时间内需要给DRAM的刷新命令就减半， 由此降低了刷新带宽和功耗的开销。64ms类刷新地址计数器作为特殊刷新计数器，由64ms 类刷新命令驱动。64ms类刷新地址计数器输出的地址经过地址映射器中的地址映射表映 射到真正需要64ms刷新周期的地址。由于刷新周期为64ms的行很少，因此地址映射表可 以很小。例如，按照正常比例，假设一个固定容量的DRAM芯片，其数据保持时间在64ms至 128ms之间的行在16个以内，贝U可以建立一个容量为16条的地址映射表。在本实施例中， 64ms类刷新地址计数器产生的连续增加的地址，经过地址映射表转换为真正的数据保持时 间在64ms至128ms之间的行的地址。与64ms类刷新地址计数器对应的地址映射表在芯片 是由芯片产家在芯片测试过程中写入。对DRAM存储单元的数据保持时间的识别和筛选一 直就是DRAM生产测试中的重要一环，DRAM颗粒产家写入此地址映射表额外的成本开销很 小。
[0031] 在DRAM芯片中设置分类刷新命令数目寄存器，定义64ms刷新命令所需的数目和 默认128ms刷新命令数目。默认128ms刷新命令数目一般等于行数目，64ms刷新命令数目 在芯片测试流程中写入，供内存控制器读取使用。以MICON MT48LC64M8A2512Mb容量芯片 为例，其芯片的刷新要求是64ms内送8192条刷新命令。假定此芯片内有16个行的数据保 持时间在64ms至128ms之间，其余行的数据保持时间在128ms以上。如果建立64ms类和 128ms两类的分类刷新机制，则在128ms之内就可以减少8176条刷新命令的带宽和功耗开 销。
[0032] 以上例子只是针对常见的标称为64ms的DRAM颗粒芯片增加一个128ms类刷新 地址计数器的例子。本发明并不限于刷新周期为64ms，并不限于两个刷新计数器。对于 把DRAM行的刷新时间分类更细化的方案，可以参考两个分类的基本结构，有几个分类就有 几个计数器、几个寄存域，默认分为不需要建立地址映射表。芯片分类刷新命令的接口：对 芯片内部有多个刷新计数器，需要根据分类刷新命令数目寄存器中的只送不同类的刷新命 令。当前SDRAM JEDEC标准中AUTO FRESH命令是忽略地址信号的，在需要识别多类的AUT0 REFRESH刷新命令时，可借助少数几根地址线即可完成AUTO REFRESH命令的分类。如果只 有两类，则只需要一根地址线即可。针对DRAM内部存储单元的数据保持时间不同这一情 况，将DRAM内部的DRAM存储单元以行为基本单位，进行刷新周期分类，在DRAM内部建立多 个分类刷新地址计数器，分别对不同数据保持时间的行进行刷新，以达到降低刷新带宽和 功耗开销的目的。
[0033] 请参阅附图2,是本发明实施例提供的刷新动态随机存取存储器的装置结构示意 图。为了便于说明，仅仅示出了与本发明实施例相关的部分。附图2示例的刷新动态随机 存取存储器的装置包括内存控制器203、第一刷新地址计数器201和第二刷新地址计数器 202,其中：
[0034] 内存控制器203,用于以第一刷新周期为周期向第一刷新地址计数器201发送第 一刷新命令，以第二刷新周期为周期向第二刷新地址计数器202发送第二刷新命令，其中， 第一刷新周期大于第二刷新周期；
[0035] 第一刷新地址计数器201，用于接收内存控制器203发送的第一刷新命令后输出 第一行地址，以使行地址多路选择器按照第一刷新周期对动态随机存取存储器中对应于第 一行地址的存储单元进行刷新；
[0036] 第二刷新地址计数器202,用于接收内存控制器203发送的第二刷新命令输出中 间地址，以使行地址多路选择器按照第二刷新周期对动态随机存取存储器中对应于第二行 地址的存储单元进行刷新。
[0037] 附图2示例的刷新动态随机存取存储器的装置还可以包括地址映射器301，如附 图3所示本发明另一实施例提供的刷新动态随机存取存储器的装置。地址映射器301用于 接收第二刷新地址计数器202输出的连续增加的中间地址，根据地址映射表保持的映射关 系，将中间地址映射为第二行地址，以使行地址多路选择器按照第二刷新周期对动态随机 存取存储器中对应于第二行地址的存储单元进行刷新。
[0038] 附图2或附图3示例的刷新动态随机存取存储器的装置还可以包括寄存器401， 如附图4-a或附图4-b所示本发明另一实施例提供的刷新动态随机存取存储器的装置。寄 存器401用于保存第一刷新命令和第二刷新命令，相应地，内存控制器203具体用于从寄存 器401读取第一刷新命令和第二刷新命令，分别以第一刷新周期为周期和第二刷新周期为 周期向第一刷新地址计数器201发送第一刷新命令和第二刷新地址计数器202发送第二刷 新命令。
[0039] 在附图2至附图4_b示例的刷新动态随机存取存储器的装置中，第一行地址具体 为所有行的地址，第二行地址具体为特定行的地址，而特定行的地址为通过测试得到的保 持时间较短的行对应的地址。
[0040] 需要说明的是，上述装置各模块/单元之间的信息交互、执行过程等内容，由于与 本发明方法实施例基于同一构思，其带来的技术效果与本发明方法实施例相同，具体内容 可参见本发明方法实施例中的叙述，此处不再赘述。
[0041] 本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可 以通过程序来指令相关的硬件来完成，比如以下各种方法的一种或多种或全部：
[0042] 内存控制器以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命令，以 第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令，所述第一刷新周期大于所 述第二刷新周期；
[0043] 所述第一刷新地址计数器接收第一刷新命令后输出第一行地址，以使行地址多路 选择器按照所述第一刷新周期对动态随机存取存储器中对应于所述第一行地址的存储单 元进行刷新，所述第二刷新地址计数器接收第二刷新命令输出中间地址，以使行地址多路 选择器按照所述第二刷新周期对动态随机存取存储器中对应于第二行地址的存储单元进 行刷新。
[0044] 本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可 以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存 储介质可以包括：只读存储器（ROM，Read Only Memory)、随机存取存储器（RAM，Random Access Memory)、磁盘或光盘等。
[0045] 以上对本发明实施例提供的一种刷新动态随机存取存储器的方法和装置进行了 详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的 说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依 据本发明的思想，在【具体实施方式】及应用范围上均会有改变之处，综上所述，本说明书内容 不应理解为对本发明的限制。
【权利要求】
1. 一种刷新动态随机存取存储器的方法，其特征在于，所述方法包括： 内存控制器以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命令，以第二 刷新周期为周期向第二刷新地址计数器发送第二刷新命令，所述第一刷新周期大于所述第 二刷新周期； 所述第一刷新地址计数器接收第一刷新命令后输出第一行地址，以使行地址多路选择 器按照所述第一刷新周期对动态随机存取存储器中对应于所述第一行地址的存储单元进 行刷新，所述第二刷新地址计数器接收第二刷新命令后输出中间地址，以使行地址多路选 择器按照所述第二刷新周期对动态随机存取存储器中对应于第二行地址的存储单元进行 刷新，所述中间地址与所述第二行地址具有映射关系。
2. 如权利要求1所述的方法，其特征在于，所述第二刷新地址计数器接收第二刷新命 令后输出中间地址，以使行地址多路选择器按照所述第二刷新周期对动态随机存取存储器 中对应于第二行地址的存储单元进行刷新，包括： 地址映射器接收第二刷新地址计数器输出的连续增加的所述中间地址； 所述地址映射器根据地址映射表保持的映射关系，将所述中间地址映射为所述第二行 地址，以使行地址多路选择器按照所述第二刷新周期对动态随机存取存储器中对应于所述 第二行地址的存储单元进行刷新。
3. 如权利要求1或2所述的方法，其特征在于，所述方法还包括：寄存器保存所述第一 刷新命令和第二刷新命令； 所述内存控制器以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命令，以 第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令，包括： 所述内存控制器从寄存器读取所述第一刷新命令和第二刷新命令，分别以第一刷新周 期为周期和第二刷新周期为周期向第一刷新地址计数器发送第一刷新命令和第二刷新地 址计数器发送第二刷新命令。
4. 如权利要求1至3任意一项所述的方法，其特征在于，所述第一行地址包括所有行的 地址，所述第二行地址包括特定行的地址。
5. 如权利要求4所述的方法，其特征在于，所述特定行的地址为通过测试得到的保持 时间较短的行对应的地址。
6. -种刷新动态随机存取存储器的装置，其特征在于，所述装置包括内存控制器、第一 刷新地址计数器和第二刷新地址计数器； 所述内存控制器，用于以第一刷新周期为周期向第一刷新地址计数器发送第一刷新命 令，以第二刷新周期为周期向第二刷新地址计数器发送第二刷新命令，所述第一刷新周期 大于所述第二刷新周期； 所述第一刷新地址计数器，用于接收所述内存控制器发送的第一刷新命令后输出第一 行地址，以使行地址多路选择器按照所述第一刷新周期对动态随机存取存储器中对应于所 述第一行地址的存储单元进行刷新； 所述第二刷新地址计数器，用于接收所述内存控制器发送的第二刷新命令后输出中间 地址，以使行地址多路选择器按照所述第二刷新周期对动态随机存取存储器中对应于第二 行地址的存储单元进行刷新。
7. 如权利要求6所述的装置，其特征在于，所述装置还包括地址映射器，用于接收第二 刷新地址计数器输出的连续增加的所述中间地址，根据地址映射表保持的映射关系，将所 述中间地址映射为所述第二行地址，以使行地址多路选择器按照所述第二刷新周期对动态 随机存取存储器中对应于所述第二行地址的存储单元进行刷新。
8. 如权利要求6或7所述的装置，其特征在于，所述装置还包括： 寄存器，用于保存所述第一刷新命令和第二刷新命令； 所述内存控制器具体用于从寄存器读取所述第一刷新命令和第二刷新命令，分别以第 一刷新周期为周期和第二刷新周期为周期向第一刷新地址计数器发送第一刷新命令和第 二刷新地址计数器发送第二刷新命令。
9. 如权利要求6至8任意一项所述的装置，其特征在于，所述第一行地址具体为所有行 的地址，所述第二行地址具体为特定行的地址。
10. 如权利要求9所述的装置，其特征在于，所述特定行的地址为通过测试得到的保持 时间较短的行对应的地址。
【文档编号】G11C11/4063GK104143355SQ201310169071
【公开日】2014年11月12日 申请日期:2013年5月9日 优先权日:2013年5月9日
【发明者】肖世海, 杨伟, 廖奇 申请人:华为技术有限公司