自动触发的负电压位线写辅助SRAM电路及方法与流程

本发明涉及电子技术领域，具体涉及一种静态随机存储器。

背景技术：

图1所示为静态随机存储器(Static Random Access Memory，SRAM)中最常见的由六个晶体管组成的SRAM存储单元，当节点N1电压为高而节点N0电压为低时，该存储单元中存储的值称为逻辑1，反之为逻辑0。当需要改写SRAM存储单元中存储的数据，例如将存储的值1改写为0时，相应的操作步骤为：首先将字线WL(Word Line)充电为高电压(一般等于电源电压VDD)，将位线BL(Bit Line)电压由电源电压VDD下拉为地电压VSS，而位线反BLB的电压维持为电源电压VDD；由于SRAM存储单元中PMOS晶体管ML1的驱动能力弱于NMOS晶体管MPG1的驱动能力，节点N1会被位线BL下拉到一个较低的电压，节点N1电压降低后会带动节点N0电压的上升，而节点N0电压的上升又会进一步促进节点N1电压的下降；这样一个正反馈过程会一直将节点N1电压下拉为地电压VSS，节点N0电压上拉为电源电压VDD；这样便实现了SRAM存储单元中存储的逻辑状态从1到0的转变，上述写操作的波形图如图2所示，在写操作过程中，节点N1电压与节点N0电压实现了正常反转。

然而随着集成电路工艺尺寸的不断缩小，特别是工艺尺寸发展到16nm 之后，制程偏差的进一步增大和电源电压的降低使得静态随机存储器单元越来越难以进行写操作，即SRAM存储单元内存储的数据难以被修改。写操作存在困难的一种表现形式是需要较长的时间完成写入操作，另一种表现形式则更为严重，即完全无法改写存储单元中的数据。如图3所示，为写操作失败的波形图，SRAM存储单元中节点N1与节点N0在字线WL由高变为低后仍未完成反转，之后在自反馈的作用下SRAM存储单元的值又恢复为原来的状态。

为了解决上述写困难的问题，位线负电压技术被提出并应用到SRAM电路的设计当中，然而，现有的位线负电压技术存在控制电路复杂、电路在芯片中所占面积较大等缺陷，不能满足使用需求。

技术实现要素：

本发明的目的在于，提供一种自动触发的负电压位线写辅助SRAM电路及方法，无需为位线负电压电路单独设计控制电路，克服现有技术的位线负电压技术控制电路复杂、电路在芯片中所占面积较大的缺陷。

本发明所解决的技术问题可以采用以下技术方案来实现：

自动触发的负电压位线写辅助SRAM电路，其中，包括，

N个SRAM存储单元，每一所述SRAM存储单元连接一第一位线和一第二位线；所述第一位线沿N个所述SRAM存储单元的排列方向设置并位于所述SRAM存储单元的同一边，所述第二位线沿N个所述SRAM存储单元的排列方向上与所述第一位线相对的另一边设置；

第一晶体管，于一第一写使能信号线的信号作用下导通或关断所述第一位 线与地电压；

第二晶体管，于一第二写使能信号线的信号作用下导通或关断所述第二位线与所述地电压；

所述第一写使能信号线与所述第一位线相隔设定距离平行设置以产生第一寄生电容，以所述第一寄生电容作为第一耦合电容，在第一设定条件下在所述第一位线上耦合产生一负电压；

所述第二写使能信号线与所述第二位线相隔设定距离平行设置以产生第二寄生电容，以所述第二寄生电容作为第二耦合电容，在第二设定条件下在所述第二位线上耦合产生一负电压。

本发明的自动触发的负电压位线写辅助SRAM电路，N个所述SRAM存储单元分别连接一相应的字线，其中一所述字线被选中时，对相应的所述SRAM存储单元进行写操作。

本发明的自动触发的负电压位线写辅助SRAM电路，每一所述SRAM存储单元包括，

一第一开关器件，于一相应的字线作用下可控制地导通所述第一位线与一第一节点；

一第二开关器件，于所述字线的作用下可控制地导通所述第二位线与一第二节点；

一基本存储单元，于所述第一节点为高电压且所述第二节点为低电压时，存储的数据为1；或于所述第一节点为低电压并所述第二节点为高电压时，存储的数据为0。

本发明的自动触发的负电压位线写辅助SRAM电路，所述基本存储单元 包括，

第一PMOS管，于一第二节点的电压作用下可选择地导通一电源电压和所述第一节点；

第二PMOS管，于所述第一节点的电压作用下可选择地导通所述电源电压和所述第二节点；

第一NMOS管，于所述第二节点的电压作用下可选择地导通所述第一节点和地电压；

第二NMOS管，于所述第一节点的电压作用下可选择地导通所述第二节点和所述地电压。

本发明的自动触发的负电压位线写辅助SRAM电路，所述第一晶体管采用NMOS管，所述第二晶体管采用NMOS管。

本发明的自动触发的负电压位线写辅助SRAM电路，所述第一开关器件采用NMOS管；所述第二开关器件采用NMOS管。

本发明的自动触发的负电压位线写辅助的方法，其中，应用于上述的SRAM电路中，包括写入数据0的步骤：

步骤11，所述第一写使能信号由低电压变为高电压，所述第一晶体管导通，所述第一位线被下拉至地电压；

步骤12，所述第一写使能信号由高电压变为低电压，所述第一位线与所述地电压断开，所述第一写使能信号的低电压通过所述第一耦合电容在所述第一位线上耦合得到一负电压；

步骤13，一SRAM存储单元的字线被选中，所述第一位线与所述第一节点连通，所述第一节点为低电压而所述第二节点被上拉至高电压。

本发明的自动触发的负电压位线写辅助的方法，包括写入数据1的步骤：

步骤21，所述第二写使能信号由低电压变为高电压，所述第二晶体管导通，所述第二位线被下拉至地电压；

步骤22，所述第二写使能信号由高电压变为低电压，所述第二位线与所述地电压断开，所述第二写使能信号的低电压通过所述第二耦合电容在所述第二位线上耦合得到一负电压；

步骤23，一SRAM存储单元的字线被选中，所述第二位线与所述第二节点连通，所述第二节点为低电压而所述第一节点被上拉至高电压。

本发明的自动触发的负电压位线写辅助的方法，于所述写入数据0的步骤中，所述第二位线维持电源电压。

本发明的自动触发的负电压位线写辅助的方法，于所述写入数据1的步骤中，所述第一位线维持电源电压。

有益效果：由于采用以上技术方案，本发明无需为位线负电压电路单独设计控制电路，利用第一写使能信号线/第二写使能信号线及分别到第一位线/第二位线的寄生电容作为负电压耦合电容，能够自动触发获得负电压，实现写辅助，电路简单并且节省电路面积。

附图说明

图1为现有技术中常规的SRAM存储单元电路图；

图2为现有技术正常写操作的波形图；

图3为现有技术写困难的波形图；

图4为位线负电压技术的一种SRAM电路结构图。

图5为图4的写操作的波形图；

图6为本发明SRAM电路结构图；

图7为本发明的写操作的波形图；

图8为本发明的写入数据0的流程图；

图9为本发明的写入数据1的流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。

通过对图1所示电路的写操作困难原因进行分析，图1中影响SRAM存储单元写操作的关键因素之一是PMOS晶体管ML1(或ML0)的驱动能力与NMOS晶体管MPG1(或MPG0)的驱动能力比例，比例越小则写能力越强，在先进的半导体制程当中，由于晶体管尺寸的减小，工艺偏差相应增大，实际制造出来的SRAM难以始终保证所有存储单元中上述驱动能力比例如设计期望一样满足对写操作的要求。位线负电压(Negative Bit Line，NBL)技术可以解决上述问题，其实现方法是：在写操作时位线BL的电压不再被下拉到地电压VSS，而是比地电压VSS更低的电压，一般地电压VSS的电 压值是0，则一个比VSS更低的电压即是一个负电压。位线BL的电压是负值，当字线WL打开时MOS晶体管MPG1(或MPG0)的驱动能力将大于BL电压为0的情况，这样就更容易实现对SRAM存储单元写操作。

位线负电压技术的一种实现方案如图4所示，由n行1列SRAM存储单元组成的SRAM电路结构，图中只标示出存储单元CELL[0]和存储单元CELL[n-1]，其余以省略号表示。位线BL通过下拉MOS晶体管MN0与地电压VSS连接，位线反BLB通过下拉MOS晶体管MN1与地电压VSS连接，同时为了避免写失败的可能性，在位线BL上连接电容C0，电容C0的另一端连接信号NBST0，位线反BLB上连接电容C1，电容C1的另一端连接信号NBST1。

上述电路的具体工作过程为：当需要写0时，首先信号WT0变高，下拉MOS晶体管MN0打开，位线BL被下拉的过程当中信号NBST0维持在高电位，当位线BL被下拉到地电压(VSS，可认为电压值为0)后，信号WT0由高变低将下拉MOS晶体管MN0关闭，之后信号NBST0由高变低，由于电容耦合效应，位线BL的电压被耦合到一个比0电压更低的电压上，这样就实现了位线BL电压由0到负电压的转变，此时若某条字线WL打开，则数据0易于被写入对应的SRAM存储单元中。反之，当需要写1时，首先信号WT1变高，下拉MOS晶体管MN1打开，位线反BLB被下拉的过程当中信号NBST1维持在高电位，当位线反BLB被MN1下拉到地电压(VSS，可认为电压值为0)后，信号WT1会由高变低将下拉MOS晶体管MN1关闭，之后信号NBST1由高变低，由于电容耦合效应，位线反BLB的电压被耦合到一个比0电压更低的电压上，这样就实现了BLB电压由0到负电压的 转变，从而数据1更容易被写入SRAM存储单元中。图5为上述写操作的信号波形图，上述电路存在的缺点是：控制电路复杂，需要单独设计信号NBST0/NBST1的控制电路以保证信号NBST0/NBST1的上升在信号WT0/WT1的下降之后，并需要额外逻辑电路根据向存储单元写入0还是写入1去判断需要将NBST0下拉还是将NBST1下拉。

本发明提供一种自动触发的负电压位线写辅助SRAM电路，参照图6，包括，

N个SRAM存储单元，每一SRAM存储单元连接一第一位线BL和一第二位线BLB；图中只标示出存储单元CELL[0]和存储单元CELL[n-1]，其余以省略号表示；第一位线BL沿N个SRAM存储单元的排列方向设置并位于SRAM存储单元的同一边，第二位线沿N个SRAM存储单元的排列方向上与第一位线BL相对的另一边设置；

一第一晶体管MN0，于一第一写使能信号线WT0的信号作用下导通或关断第一位线BL与一地电压VSS；

一第二晶体管MN1，于一第二写使能信号线WT1的信号作用下导通或关断第二位线BL与地电压VSS；

第一写使能信号线WT0与第一位线BL相隔设定距离平行设置以产生第一寄生电容CW0，以该第一寄生电容作为第一耦合电容，在第一设定条件下在第一位线BL上耦合产生一负电压；

第二写使能信号线WT1与第二位线BLB相隔设定距离平行设置以产生第二寄生电容CW1，以该第二寄生电容作为第二耦合电容，在第二设定条件下在第二位线BLB上耦合产生一负电压。

本发明的写使能信号线不再局部穿线，而是平行于第一位线BL/第二位线BLB贯穿整个SRAM存储单元的存储阵列，即通过第一写使能信号线WT0与第一位线BL平行设置，第二写使能信号线WT1与第二位线BLB平行设置，由于实际芯片相邻的走线存在寄生电容，所以第一写使能信号线WT0与第一位线BL之间产生的寄生电容CW0代替了单独设置的耦合电容C0，第二写使能信号线WT1与第二位线BLB之间产生的寄生电容CW1代替了单独设置的耦合电容C1，依据需要写入数据1还是数据0，在第一位线BL或第二位线BLB上耦合产生一负电压，从而使得数据更容易被写入SRAM存储单元中。同时还节省电路成本，当存储阵列的大小变化从而导致第一位线BL或第二位线BLB上的电容变化时不需要再去调整耦合电容的大小以获取合适的位线负电压的值。

上述的第一晶体管可采用NMOS管，于第一写使能信号线WT0为高电压时导通，上述的第二晶体管也可采用NMOS管，于第二写使能信号线WT1为高电压时导通。

本发明的自动触发的负电压位线写辅助SRAM电路，N个SRAM存储单元分别连接一相应的字线，其中一字线被选中时，对相应的SRAM存储单元进行写操作。

每一SRAM存储单元可以采用如图1所示的SRAM存储单元，包括，

一第一开关器件MPG1，于一相应的字线作用下可控制地连接第一位线BL至一第一节点N1；

一第二开关器件MPG0，于同一字线的作用下可控制地连接第二位线BLB至一第二节点N0；

一基本存储单元，于第一节点N1为高电压且第二节点N0为低电压时，存储的数据为1；或于第一节点N1为低电压并第二节点N0为高电压时，存储的数据为0。

上述的第一开关器件和第二开关器件分别采用NMOS管。于字线为高电平时被选中。

本发明的自动触发的负电压位线写辅助SRAM电路，基本存储单元包括，

第一PMOS管ML1，于一第二节点N0的电压作用下可选择地导通电源电压VDD和第一节点N1；

第二PMOS管ML0，于第一节点N1的电压作用下可选择地导通电源电压VDD和第二节点N0；

第一NMOS管，于第二节点N0的电压作用下可选择地导通第一节点N1和地电压VSS；

第二NMOS管，于第一节点N1电压作用下可选择地导通第二节点N0和地电压VSS。

本发明的SRAM存储单元不限于上述的结构。

自动触发的负电压位线写辅助的方法，应用于上述的SRAM电路中，如图7、图8所示，包括写入数据0的步骤：

步骤11，第一写使能信号线WT0的信号由低电压变为高电压，第一晶体管MN0导通，第一位线BL被下拉至地电压VSS；

步骤12，第一写使能信号线WT0的信号由高电压变为低电压，第一位线BL与地电压VSS断开，第一写使能信号线WT0的低电压通过第一耦合 电容CW0在第一位线BL上耦合得到一负电压；

步骤13，一SRAM存储单元的字线WL被选中，第一位线BL与第一节点N1连通，第一节点N1为低电压而第二节点N0被上拉至高电压。

于上述写入数据0的步骤中，第二位线BLB维持电源电压VDD。

上述的一SRAM存储单元的字线WL被选中不限于步骤13，可以于其他步骤中实现。

本发明的自动触发的负电压位线写辅助的方法，如图7、图9所示，还包括写入数据1的步骤：

步骤21，第二写使能信号线WT1的信号由低电压变为高电压，第二晶体管MN1导通，第二位线BLB被下拉至地电压VSS；

步骤22，第二写使能信号线WT1的信号由高电压变为低电压，第二位线BLB与地电压VSS断开，第二写使能信号线WT1的低电压通过第二耦合电容在第二位线BLB上耦合得到一负电压；

步骤23，一SRAM存储单元的字线WL被选中，第二位线BLB与第二节点N0连通，第二节点N0为低电压而第一节点N1被上拉至高电压。

于上述写入数据1的步骤中，第一位线BL维持电源电压VDD。

上述的一SRAM存储单元的字线WL被选中不限于步骤23，可以于其他步骤中实现。

以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。