静态随机存储单元的制作方法

本发明涉及半导体领域，特别涉及一种静态随机存储单元。

背景技术：

如图1所示，在传统的6T(6 Transistor，6个晶体管)SRAM(Static Random Access Memory，静态随机存取存储器)中，包括第一反相器11、第二反向器12、写传输晶体管13、读传输晶体管14。其中第一反相器11的输入端与第二反相器12的输出端电连接，第一反相器11的输出端与第二反相器12的输入端电连接。写传输晶体管13的控制电极与写字线WWL电连接，写传输晶体管13的第一电流传导电极与写位线WBL电连接，写传输晶体管13的第二电流传导电极与第一反相器11的输出端电连接。读传输晶体管14的控制电极与读字线RWL电连接，读传输晶体管14的第一电流传导电极与读位线RBL电连接，读传输晶体管14的第二电流传导电极与第二反相器12的输出端电连接。

在进行写操作时，写字线WWL为高电平，则写传输晶体管13的第一电流传导电极和第二电流传导电极导通。

如图2所示，在写入数据“0”时，由于写字线WWL为高电平，则写传输晶体管13的第一电流传导电极和第二电流传导电极导通，从而第一反向器11的输出端和第二反相器12的输入端变为“0”，由此将第二反相器12的输出端及第一反向器11的输入端上拉至“1”。在这种情况下，来自电源Vdd的电流通过第一上拉晶体管111和写传输晶体管13流向接地点Vss。当写传输晶体管13的驱动能力与第一上拉晶体管111的驱动能力相似时，这样的电流会给写操作带来困难。

如图3所示，在写入数据“1”时，由于写字线WWL为高电平， 则写传输晶体管13的第一电流传导电极和第二电流传导电极导通，从而第一反向器11的输出端和第二反相器12的输入端变为“1”，由此将第二反相器12的输出端及第一反向器11的输入端下拉至“0”。在这种情况下，来自电源Vdd的电流通过写传输晶体管13和第一下拉晶体管112流向接地点Vss。当第一下拉晶体管112的驱动能力强于写传输晶体管13的驱动能力时，这样的电流会给写操作带来困难。

由此可知，在传统的6T SRAM中，在进行写操作时，无论是写入“0”还是写入“1”，都会存在通过写传输晶体管13的电流，这给写操作带来的困难，降低了写容限(Write Margin，简称：WM)。

发明概述

本发明的发明人发现上述现有技术中存在问题，并因此针对上述问题提出了新的技术方案以至少部分减轻或解决至少部分上述问题。

根据本发明的一个方面，提供一种静态随机存储单元，包括第一反相器、第二反相器、写传输晶体管、读传输晶体管和控制晶体管，其中：

第一反相器的输入端与第二反相器的输出端电连接；

写传输晶体管的控制电极与写字线WWL电连接，写传输晶体管的第一电流传导电极与写位线WBL电连接，写传输晶体管的第二电流传导电极与第二反相器的输入端电连接；

读传输晶体管的控制电极与读字线RWL电连接，读传输晶体管的第一电流传导电极与读位线RBL电连接，读传输晶体管的第二电流传导电极与第二反相器的输出端电连接；

控制晶体管的控制电极与控制线CG电连接，控制晶体管的第一电流传导电极与第一反相器的输出端电连接，控制晶体管的第二电流传导电极与第二反相器的输入端电连接。

在一个实施例中，控制晶体管在写传输晶体管导通时处于截止状态，从而断开第一反相器的输出端和第二反相器的输入端之间的电连接。

在一个实施例中，控制晶体管在读传输晶体管导通时处于导通状态，从而使第一反相器的输出端和第二反相器的输入端电连接。

在一个实施例中，控制晶体管在写传输晶体管和读传输晶体管均截止时处于导通状态，从而使第一反相器的输出端和第二反相器的输入端电连接。

在一个实施例中，控制晶体管、写传输晶体管和读传输晶体管为NMOS场效应晶体管。

在一个实施例中，第一反相器包括第一上拉晶体管、第一下拉晶体管，其中：

第一上拉晶体管的控制电极与第一下拉晶体管的控制电极电连接，以构成第一反相器的输入端；

第一上拉晶体管的第一电流传导电极与第一下拉晶体管的第一电流传导电极电连接，以构成第一反相器的输出端；

第一上拉晶体管的第二电流传导电极接电源，第一下拉晶体管的第二电流传导电极接地。

在一个实施例中，第一上拉晶体管的控制电极为栅极，第一上拉晶体管的第一电流传导电极为漏极，第一上拉晶体管的第二电流传导电极为源极；

第一下拉晶体管的控制电极为栅极，第一下拉晶体管的第一电流传导电极为漏极，第一下拉晶体管的第二电流传导电极为源极。

在一个实施例中，第二反相器包括第二上拉晶体管、第二下拉晶体管，其中：

第二上拉晶体管的控制电极与第二下拉晶体管的控制电极电连接，以构成第二反相器的输入端；

第二上拉晶体管的第一电流传导电极与第二下拉晶体管的第一电流传导电极电连接，以构成第二反相器的输出端；

第二上拉晶体管的第二电流传导电极接电源，第二下拉晶体管的第二电流传导电极接地。

在一个实施例中，第二上拉晶体管的控制电极为栅极，第二上拉 晶体管的第一电流传导电极为漏极，第二上拉晶体管的第二电流传导电极为源极；

第二下拉晶体管的控制电极为栅极，第二下拉晶体管的第一电流传导电极为漏极，第二下拉晶体管的第二电流传导电极为源极。

在一个实施例中，第一上拉晶体管和第二上拉晶体管为PMOS场效应晶体管；

第一下拉晶体管和第二下拉晶体管为NMOS场效应晶体管。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。

根据下面参照附图的详细描述，可以更加清楚地理解本发明，在附图中：

图1为现有技术中静态随机存储器的电路连接示意图；

图2为现有技术中静态随机存储器进行写“0”操作的示意图；

图3为现有技术中静态随机存储器进行写“1”操作的示意图；

图4为本发明静态随机存储单元一个实施例的示意图；

图5为本发明静态随机存储器进行写“0”操作的示意图；

图6为本发明静态随机存储器进行写“1”操作的示意图；

图7为本发明静态随机存储器进行读操作的示意图；

图8为本发明静态随机存储器进行保持操作的示意图。

具体实施方式

现在将参照附图来详细描述本发明的各种示例性实施例。应理解，除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不应被理解为对本发明范围的限制。

此外，应当理解，为了便于描述，附图中所示出的各个部件的尺 寸并不必然按照实际的比例关系绘制。

以下对示例性实施例的描述仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和装置可能不作详细讨论，但在适用这些技术、方法和装置情况下，这些技术、方法和装置应当被视为本说明书的一部分。

在这里示出和讨论的所有示例中，任何具体值都应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

应注意，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图的说明中将不需要对其进行进一步讨论。

图4为本发明静态随机存储单元一个实施例的示意图。如图4所示，静态随机存储器可包括第一反相器41、第二反相器42、写传输晶体管43、读传输晶体管44和控制晶体管45。其中：

第一反相器41的输入端与第二反相器42的输出端电连接。

写传输晶体管43的控制电极与写字线WWL电连接，写传输晶体管43的第一电流传导电极与写位线WBL电连接，写传输晶体管43的第二电流传导电极与第二反相器42的输入端电连接。

优选的，写传输晶体管43的控制电极可以为栅极，写传输晶体管43的第一电流传导电极可以为源极和漏极中的一个，写传输晶体管43的第二电流传导电极可以为源极和漏极中的另一个。

读传输晶体管44的控制电极与读字线RWL电连接，读传输晶体管44的第一电流传导电极与读位线RBL电连接，读传输晶体管44的第二电流传导电极与第二反相器42的输出端电连接。

优选的，读传输晶体管44的控制电极可以为栅极，读传输晶体管44的第一电流传导电极可以为源极和漏极中的一个，读传输晶体管44的第二电流传导电极可以为源极和漏极中的另一个。

控制晶体管45的控制电极与控制线CG电连接，控制晶体管45的 第一电流传导电极与第一反相器41的输出端电连接，控制晶体管45的第二电流传导电极与第二反相器42的输入端电连接。

优选的，控制晶体管45的控制电极可以为栅极，控制晶体管45的第一电流传导电极可以为源极和漏极中的一个，控制晶体管45的第二电流传导电极可以为源极和漏极中的另一个。

优选的，控制晶体管45、写传输晶体管43和读传输晶体管44可以为NMOS(N-channel Metal Oxide Semiconductor，N沟道金属氧化物半导体)场效应晶体管。

如图4所示，第一反相器41包括第一上拉晶体管411、第一下拉晶体管412。其中，第一上拉晶体管411的控制电极与第一下拉晶体管412的控制电极电连接，以构成第一反相器41的输入端。第一上拉晶体管411的第一电流传导电极与第一下拉晶体管412的第一电流传导电极电连接，以构成第一反相器41的输出端。第一上拉晶体管411的第二电流传导电极接电源，第一下拉晶体管412的第二电流传导电极接地。

优选的，第一上拉晶体管411的控制电极为栅极，第一上拉晶体管411的第一电流传导电极为漏极，第一上拉晶体管411的第二电流传导电极为源极。第一下拉晶体管412的控制电极为栅极，第一下拉晶体管412的第一电流传导电极为漏极，第一下拉晶体管412的第二电流传导电极为源极。

如图4所示，第二反相器42包括第二上拉晶体管421、第二下拉晶体管422。其中，第二上拉晶体管421的控制电极与第二下拉晶体管422的控制电极电连接，以构成第二反相器42的输入端。第二上拉晶体管421的第一电流传导电极与第二下拉晶体管422的第一电流传导电极电连接，以构成第二反相器42的输出端。第二上拉晶体管421的第二电流传导电极接电源，第二下拉晶体管422的第二电流传导电极接地。

优选的，第二上拉晶体管421的控制电极为栅极，第二上拉晶体管421的第一电流传导电极为漏极，第二上拉晶体管421的第二电流传导电极为源极。第二下拉晶体管422的控制电极为栅极，第二下拉晶体管 422的第一电流传导电极为漏极，第二下拉晶体管422的第二电流传导电极为源极。

优选的，第一上拉晶体管411和第二上拉晶体管421为PMOS(P-channel Metal Oxide Semiconductor，P沟道金属氧化物半导体)场效应晶体管，第一下拉晶体管412和第二下拉晶体管422为NMOS场效应晶体管。

其中，控制晶体管45在写传输晶体管43导通时处于截止状态，从而断开第一反相器41的输出端和第二反相器42的输入端之间的电连接。即，当静态随机存储单元进行写操作时，控制晶体管45切断第一反相器41的输出端和第二反相器42的输入端之间的电连接，从而在进行写操作时，可有效避免电流通过写传输晶体管43，从而有效提高了写容限。下面对此进行具体说明。

如图5所示，当进行写“0”操作时，写传输晶体管43导通，读传输晶体管44截止，控制晶体管45截止。此时WBL连接低电平，则第二反相器42的输入端变为“0”，从而导致第二反相器42的输出端和第一反相器41的输入端变为“1”。

若控制晶体管45处于导通状态，则来自Vdd的电流会通过第一上拉晶体管411、第一反相器41的输出端、第二反相器42的输入端和写传输晶体管43流向Vss。但此时控制晶体管45处于截止状态，从而切断了第一反相器41的输出端和第二反相器42的输入端之间的连接，由此在进行写“0”操作时，仅会进行放电，并不会出现从Vdd经过写传输晶体管43到达Vss的电流，从而有效提高了写容限。

如图6所示，当进行写“1”操作时，写传输晶体管43导通，读传输晶体管44截止，控制晶体管45截止。此时WBL连接高电平，则第二反相器42的输入端变为“1”，从而导致第二反相器42的输出端和第一反相器41的输入端变为“0”。

若控制晶体管45处于导通状态，则来自Vdd的电流会通过写传输晶体管43、第二反相器42的输入端、第一反相器41的输出端和第一下拉晶体管412流向Vss。但此时控制晶体管45处于截止状态，从而 切断了第一反相器41的输出端和第二反相器42的输入端之间的连接，由此在进行写“1”操作时，仅会进行充电，并不会出现从Vdd经过写传输晶体管43到达Vss的电流，从而有效提高了写容限。

当静态随机存储单元进行读操作时，如图7所示，读传输晶体管44导通，写传输晶体管43截止，控制晶体管45导通，从而使第一反相器41的输出端和第二反相器42的输入端电连接。

例如，若RBL连接高电平“1”，第二反相器42的输出端为“0”，第二反相器42的输入端为“1”，则第二反相器42中的第二上拉晶体管421截止，第二下拉晶体管422导通，从而电荷从RBL通过读传输晶体管44到达第二反相器42的输出端，即产生电流，该电流通过第二下拉晶体管422流向接地点Vss，从而形成放电。

由此可知，本发明涉及的静态随机存储单元在读操作方面与现有的6T SRAM具有相同的写容限。需要说明的是，如果采用其它位线BL作为RBL，控制晶体管45可能会降低写容限。

当静态随机存储单元处于保持状态时，如图8所示，读传输晶体管44截止，写传输晶体管43截止，控制晶体管45导通，从而使第一反相器41的输出端和第二反相器42的输入端电连接。由于控制晶体管45导通，因此写传输晶体管43的两个电流传导电极分别与WBL和第一反相器41的输出端连接，这与现有的6T SRAM实质上相同，因此本发明涉及的静态随机存储单元在保持状态下与现有的6T SRAM具有相同的写容限。

本发明通过在现有的6T SRAM的基础上，在第一反相器的输出端和第二反相器的输入端之间添加一个控制晶体管，从而构成新颖的7T SRAM。其中控制晶体管在写操作时处于截止状态，从而断开第一反相器的输出端和第二反相器的输入端之间的电连接。由此可在静态随机存储单元进行写操作时，有效避免电流通过写传输晶体管流向接地点Vss的情况发生，从而有效提高了写容限。

至此，已经详细描述了根据本发明的静态随机存储单元。为了避免遮蔽本发明的构思，没有描述本领域所公知的一些细节，本领域技 术人员根据上面的描述，完全可以明白如何实施这里公开的技术方案。另外，本公开所教导的各实施例可以自由组合。

本领域的技术人员应该理解，可以对上面说明的实施例进行多种修改而不脱离如所附权利要求限定的本发明的精神和范围。