数据存储装置及其操作方法与流程

本申请要求于2015年12月2日向韩国知识产权局提交的申请号为10-2015-0170805的韩国申请的优先权，其全部内容通过引用并入本文。

技术领域

各种实施例总体涉及一种数据存储装置，且更特别地，涉及一种执行改进的错误校正操作的数据存储装置。

背景技术：

数据存储装置响应于写入请求存储外部装置提供的数据。数据存储装置还可响应于读取请求向外部装置提供存储的数据。使用数据存储装置的外部装置的示例包括电脑、数码相机、移动手机等。数据存储装置可以嵌入到外部装置中或分别制造然后连接。

当为了满足消费者对更大存储容量的便携式电子装置的需求而使数据存储装置的集成密度持续增加时，错误地读取数据的概率增加。因此，尽管在本领域中错误校正解码电路和方案众所周知，但最近对具有改进的错误校正性能的数据存储装置的需求增加。

技术实现要素：

在一个实施例中，数据存储装置可包括：非易失性存储器装置，其包括目标存储器单元和与目标存储器单元共用位线的一个或多个调整存储器单元，一个或多个调整存储器单元是与目标存储器单元相邻的相邻存储器单元，且非易失性存储器装置适于从其读出数据或将数据存储在其中；以及控制器，其适于基于目标存储器单元和相邻存储器单元的阈值电压调整调整存储器单元的阈值电压。

在一个实施例中，数据存储装置可包括：非易失性存储器装置，其包括第一存储器单元和与第一存储器单元共用位线的一个或多个第三存储器单元，与第一存储器单元相邻的一个或多个第三存储器单元为第二存储器单元，且非易失性存储器装置适于从其读出数据或将数据存储在其中；以及控制器，其适于基于从第一存储器单元读取的第一数据和从第二存储器单元读取的第二数据将第三数据存储到第三存储器单元中。

在一个实施例中，一种数据存储装置的操作方法，数据存储装置包括：第一存储器单元和与第一存储器单元共用位线的一个或多个第三存储器单元，与第一存储器单元相邻的第三存储器单元中的一个或多个为第二存储器单元，该方法可包括：获取从第一存储器单元读取的第一数据；获取从第二存储器单元读取的第二数据；以及根据第一数据和第二数据，将第三数据存储到第三存储器单元中。

附图说明

图1为示出根据本发明的一个实施例的包括联接至控制器的非易失性存储器装置的数据存储装置的框图。

图2为示出根据本发明的一个实施例的图1的存储器装置的存储块的详图。

图3A和图3B为示出根据本发明的一个实施例的存储器装置的存储器单元的阈值电压分布的曲线图。

图4-图6为示出根据本发明的一个实施例的图1的控制器的操作方法的简图。

图7-图9为示出根据本发明的另一个实施例的图1的控制器的另一种操作方法的简图。

图10为示出根据本发明的一个实施例的图1的控制器的操作方法的流程图。

图11为示出根据本发明的一个实施例的用于图1的控制器生成待被存储在调整存储器单元中的第三数据的方法的流程图。

图12为示出根据本发明的一个实施例的固态驱动器的框图。

图13为示出根据本发明的一个实施例的包括数据存储装置的数据处理系统的框图。

具体实施方式

在下文中，将参照附图描述包括数据存储装置及其操作方法的本发明的各种实施例。然而，本发明可以不同的形式实施且不应解释为限于在本文中提出的实施例。而是，这些实施例被提供以详细地描述本发明至本发明所属领域的技术人员能够实现本发明的程度。

应该理解的是，本发明的实施例不限于附图中示出的细节，附图不一定按比例绘制，且在一些情况中，为了更清晰地描述本发明的特定特征，比例可能已经被放大。当使用特定术语时，应理解为使用的术语是仅为了描述特定的实施例，而不旨在限制本发明的范围。

图1为示出根据本发明的一个实施例的数据存储装置10的框图。

数据存储装置10可以被配置为响应于来自外部装置的写入请求存储外部装置提供的数据。而且，数据存储装置10可以被配置为响应于来自外部装置的读取请求向外部装置提供存储的数据。

数据存储装置10可以是或包括个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体卡、记忆棒、多媒体卡(MMC)、嵌入式MMC(eMMC)、减小尺寸的多媒体卡(RS-MMC)和微型版本的MMC(微型MMC)、安全数字(SD)卡、迷你安全数字(迷你-SD)卡和微型安全数字(微型-SD)卡、通用闪存(UFS)、固态驱动器(SSD)等等。

数据存储装置10可以包括控制器100和非易失性存储器装置200。如图所示，控制器100与非易失性存储器装置200分离。然而，需要注意的是，本发明不限于这种配置。例如，控制器100可以是非易失性存储器装置200的集成部分。

控制器100可以控制数据存储装置10的一般操作。例如，控制器100可以响应于从外部装置传输的写入请求将数据存储在非易失性存储器装置200中。控制器100可以响应于从外部装置传输的读取请求读取存储在非易失性存储器装置200中的数据并将读取的数据输出至外部装置。

控制器100可以对从非易失性存储器装置200的目标存储器单元读取的数据执行错误校正操作。虽然未示出，但控制器100可以包括ECC(错误校正码)单元，其被配置为根据ECC算法对数据执行错误校正操作。

当对从目标存储器单元读取的数据的错误校正操作失败或者从目标存储器单元读取的数据包括错误的概率高时，控制器100可以根据目标存储器单元和与目标存储器单元相邻的调整存储器单元的阈值电压调整与目标存储器单元共用位线的存储器单元(也被称为调整存储器单元)的阈值电压。

例如，当目标存储器单元的阈值电压比读取电压低并且调整存储器单元的阈值电压比参考电压低时，控制器100可以将目标存储器单元当作恢复组，并将调整存储器单元的阈值电压提高至比第一电压高的电平，稍后将对此进行更详细的描述。在这种情况下，从目标存储器单元读取的数据可能包括错误，且因此对从目标存储器单元读取的数据的错误校正操作可能失败。

例如，当目标存储器单元的阈值电压比读取电压高时，控制器100可以将目标存储器单元当作增强组，并将调整存储器单元的阈值电压提高至比第一电压高的电平，稍后将对此进行描述。

例如，当目标存储器单元的阈值电压比读取电压低且调整存储器单元的阈值电压比参考电压高时，控制器100可以将目标存储器单元当作抑制组，并将调整存储器单元的阈值电压降低至比第二电压低的电平，稍后将对此进行更详细的描述。

控制器100可以从目标存储器单元获取第一数据、从相邻存储器单元获取第二数据、根据第一数据和第二数据生成第三数据以及通过将第三数据存储在调整存储器单元中来调整调整存储器单元的阈值电压。为了将第三数据存储在调整存储器单元中，控制器100可以复制目前存储在调整存储器单元中的数据、擦除调整存储器单元以及将第三数据存储在调整存储器单元中。根据一个实施例，控制器100可以通过在相关领域中众所周知的重编程操作将第三数据存储在调整存储器单元中。

调整调整存储器单元的阈值电压后，控制器100可以从目标存储器单元中读取数据。调整存储器单元的阈值电压调整后从目标存储器单元读取的数据可包括比调整存储器单元的阈值电压调整前从目标存储器单元读取的数据更少的错误位。这是因为调整存储器单元的阈值电压调整前从目标存储器单元读取的数据的至少一些错误位通过调整存储器单元的阈值电压的调整被校正。因此，对调整存储器单元的阈值电压调整后从目标存储器单元读取的数据的错误校正操作成功的可能性可被提高。

非易失性存储器装置200可以是或包括：闪速存储器装置，诸如NAND闪存或NOR闪存、铁电随机存取存储器(FeRAM)、相变随机存取存储器(PCRAM)、磁阻随机存取存储器(MRAM)、电阻式随机存取存储器(ReRAM)等等。非易失性存储器装置200可以根据控制器100的控制存储从控制器100输出的数据且可以读取存储的数据并将读取的数据传输至控制器100。

非易失性存储器装置200可以包括控制逻辑210、电压供给单元220、接口单元230、地址解码器240、数据输入/输出单元250和存储区域260。

控制逻辑210可以根据控制器100的控制来控制非易失性存储器装置200的一般操作。控制逻辑210可以通过接口单元230接收从控制器100传输的指令，并可响应于该指令将控制信号传输至非易失性存储器装置200的内部单元。

电压供给单元220可以根据控制逻辑210的控制生成非易失性存储器装置200的一般操作所需的各种操作电压。例如，电压供给单元220可以为地址解码器240提供待用于写入操作或读取操作中的各种电压。例如，电压供给单元220还可以为存储区域260中选中的存储块提供擦除操作所需的擦除电压。

接口单元230可以与控制器100交换包括指令和地址的各种控制信号和数据。接口单元230可以将输入至其的各种控制信号和数据传输至非易失性存储器装置200的内部单元。

地址解码器240可以对地址进行解码以选择存储区域260中待被访问的部分。地址解码器240可以根据解码结果选择性地驱动字线WL并控制数据输入/输出单元250以选择性地驱动位线BL。

数据输入/输出单元250可以通过位线BL将从接口单元230传输的数据传输至存储区域260。数据输入/输出单元250可以通过位线BL将从存储区域260读取的数据传输至接口单元230。数据输入/输出单元250可以感测当包括在存储区域260中的存储器单元响应于读取电压开启和关闭时形成的电流，并可以根据感测结果获取从存储器单元读取的数据。

存储区域260可以通过字线WL与地址解码器240联接，且可以通过位线BL与数据输入/输出单元250联接。存储区域260可以包括多个存储器单元，多个存储器单元分别设置在字线WL和位线BL彼此相交且数据被存储在其中的区域处。存储区域260可以包括二维或三维结构的存储器单元队列。存储区域260可以包括多个存储块BK0至BKm。

图2为示出存储块BK的详图。图1中所示的存储块BK0至BKm可与存储块BK大致相同的方式配置。

存储块BK可以包括字符串STR0至STRj。字符串STR0至STRj中的每个可联接在源极线SL和对应的位线之间。例如，字符串STR0可联接在源极线SL和位线BL0之间。

字符串STR1至STRj可以与字符串STR0大致相同的方式配置，因此，字符串STR0将作为示例进行描述。字符串STR0可包括漏极选择晶体管DST、存储器单元MC00至MCk0以及源极选择晶体管SST。漏极选择晶体管DST可具有联接至位线BL0的漏极和联接至漏极选择线DSL的栅极。源极选择晶体管SST可具有联接至源极线SL的源极和联接至源极选择线SSL的栅极。存储器单元MC00至MCk0可以串联地联接在漏极选择晶体管DST和源极选择晶体管SST之间。存储器单元MC00至MCk0的栅极可以分别地联接至字线WL0至WLk。

字线WL0至WLk中的每个可联接至字符串STR0至STRj的对应的存储器单元。例如，字线WL1可联接至分别包括在字符串STR0至STRj中的存储器单元MC10至MC1j。当写入操作中选择对应的字线时，存储器单元可被写入。当写入操作中选择字线WL1时，存储器单元MC10至MC1j可被同时写入。

根据待被存储在每个存储器单元中的数据位的数量，每个字线可对应多个页面。例如，当每个存储器单元中存储1位时，每个字线可对应于1个页面；当2位即LSB(最低有效位)数据和MSB(最高有效位)数据被存储在每个存储器单元中时，每个字线可对应于分别存储LSB数据和MSB数据的LSB页面和MSB页面。当3位即LSB数据、CSB(中央有效位)数据和MSB数据被存储在每个存储器单元中时，每个字线可对应于分别存储LSB数据、CSB数据和MSB数据的LSB页面、CSB页面和MSB页面。

图3A和图3B为示出存储器单元的阈值电压分布D1B、D2B、D1和D2的示例的曲线图。在阈值电压分布D1B、D2B、D1和D2中，水平轴Vth表示存储器单元的阈值电压，竖直轴#表示对应于阈值电压的存储器单元的数量。

参照图3A，擦除的存储器单元可以形成阈值电压分布D1B。存储器单元可以根据通过写入操作存储在其中的数据形成阈值电压分布D1B和D2B。存储有数据的存储器单元可以根据通过对应字线施加的预定读取电压R1开启或关闭。当读取电压R1高于其阈值电压时，具有形成阈值电压分布D1B的阈值电压的存储器单元可被开启。当读取电压R1低于其阈值电压时，具有形成阈值电压分布D2B的阈值电压的存储器单元可被关闭。读取电压R1可以被设置以识别阈值电压分布D1B和D2B。根据读取电压R1开启的存储器单元可被确定为存储数据“1”，而根据读取电压R1关闭的存储器单元可被确定为存储数据“0”。存储器单元的开启或关闭可以通过读取电压R1施加时通过存储器单元的电流来感测。因此，存储器单元的阈值电压可以通过根据合适的读取电压读取的数据进行识别。

根据一个实施例，当每个存储器单元至少存储2位时，存储器单元可以根据存储在其中的数据形成多个阈值电压分布。多个阈值电压分布可以通过多个读取电压进行辨别。存储在存储器单元中的数据可以根据多个读取电压进行读取。

参照图3B，存储器单元的阈值电压可由于各种原因而变化。例如，当数据被存储在存储器单元中时引入浮动栅极中的电荷可随着时间的推移放电，且因此存储器单元的阈值电压可能降低。在这种情况下，阈值电压分布D1B和D2B可以分别转化为阈值电压分布D1和D2。当相邻存储器单元具有较低的阈值电压时，存储器单元的这种滞留问题将变得更为严重。相邻存储器单元可以联接至彼此相邻的字线。

同时，与阈值电压分布D2中的粗实线对应的存储器单元可以根据读取电压R1输出错误数据。当读取的数据包括超出ECC单元的错误校正能力的错误位时，对读取的数据的错误校正操作可能失败。

为了使读取的数据中的错误位最小化并使对读取的数据的错误校正操作成功，读取操作可以通过为转化的阈值电压分布D1和D2设置最佳读取电压R2来执行。最佳读取电压R2可优选地具有在转化的阈值电压分布D1和D2之间的交叉点处的值。错误位的数量可以通过施加最佳读取电压R2来最小化。然而，当基于新的读取电压R2从存储器单元读取的数据仍然包括超出ECC单元的错误校正能力的错误位时，控制器100的错误校正操作可能再次失败。

图4-图6为示出图1的控制器100的操作方法的简图的示例。图4-图6示出联接至单个字线WL1的目标存储器单元的转化的阈值电压分布D1和D2。

图4-图6示出联接至字线WL1的目标存储器单元TG。与目标存储器单元TG共用位线BL的调整存储器单元MC中的一个可以联接至字线WL2。

而且，图4-图6示出调整存储器单元MC中联接至字线WL2的与目标存储器单元TG相邻的相邻存储器单元MC。相邻存储器单元MC也可以联接至与目标存储器单元TG的字线WL1相邻的其它字线。

实际上，位线电流有时候不仅受目标存储器单元的阈值电压影响，还受相同位线中的诸如调整存储器单元的其它单元的电荷等级影响。因此，感测的位线电流可能失真，且可能不能真实反映目标存储器单元的电荷等级。由相同位线中诸如调整存储器单元的未被选择的单元的电荷等级对目标存储器单元的感测阈值电压造成的失真被称为后向模式依赖(Back Pattern Dependency)。由于后向模式依赖(BPD)，当调整存储器单元的阈值电压改变时，目标存储器单元的阈值电压可被人为改变。

当对从目标存储器单元读取的数据的错误校正操作失败或从目标存储器单元读取的数据包括错误的概率高时，控制器100可以通过BPD来缓解滞留问题。如稍后将描述的，为了引起目标存储器单元中的BPD，控制器100可以提高调整存储器单元的阈值电压。进一步地，为了抑制目标存储器单元中的BPD，控制器100可以降低调整存储器单元的阈值电压。控制器100可以通过将新数据存储在调整存储器单元中来调整调整存储器单元的阈值电压。

目标存储器单元将根据在对应的目标存储器单元中引入BPD还是抑制BPD被分为恢复组、增强组和抑制组，以下将通过图4-图11进行描述。

参照图4，与阈值电压分布D2中的虚线对应的目标存储器单元被定义为恢复组。恢复组可以高的概率对应于阈值电压分布D2中的虚线。

当基于从目标存储器单元TG读取的第一数据(即，值为“1”的数据)和从相邻存储器单元MC读取的第二数据(即，值为“1”的数据)确定的目标存储器单元的阈值电压低于读取电压R1且相邻存储器单元的阈值电压低于参考电压时，目标存储器单元可以被分为属于恢复组。例如，当相邻存储器单元MC形成较低阈值电压分布(即，图3A的阈值电压分布D1B)时，相邻存储器单元MC的阈值电压可低于参考电压。

参考电压作为相邻存储器单元的阈值电压可以加剧目标存储器单元中的滞留问题。当相邻存储器单元的阈值电压低于参考电压时，滞留问题可能恶化，且与阈值电压分布D2中的虚线对应的目标存储器单元的概率可能较高。因此，在这种情况下，目标存储器单元可以被分在恢复组中。

例如，基于从目标存储器单元TG读取的数据“1”，控制器100可以确定目标存储器单元TG的阈值电压低于读取电压R1。此外，基于从相邻存储器单元MC读取的数据“1”，控制器100可以确定相邻存储器单元MC的阈值电压低于参考电压。因此，控制器100可以将目标存储器单元TG看作恢复组。

为了引起恢复组中的BPD，控制器100可以将联接至与恢复组相同的位线的调整存储器单元的阈值电压提高至高于第一电压的电平。第一电压或更高的电压作为调整存储器单元的阈值电压可以引起目标存储器单元中的BPD。例如，控制器100可以将对应于较高阈值电压分布(即，图3A的阈值电压分布D2B)的数据(即，值为“0”的数据)重新存储在与恢复组对应的调整存储器单元中。将对应于较高阈值电压分布的数据存储到调整存储器单元中可以允许调整存储器单元形成较高阈值电压分布(例如，图3A的阈值电压分布D2B)。

实际上对应于图4的虚线的恢复组的目标存储器单元可以因为由第一电压或更高电压作为调整存储器单元的阈值电压导致的BPD而人为操作成使其对应于粗实线。因此，由于调整存储器单元的阈值电压调整后根据读取电压R1从目标存储器单元读取的数据可包括比调整存储器单元的阈值电压调整前更少的错误位，所以对调整存储器单元的阈值电压调整后读取的数据的错误校正操作成功的可能性可被提高。

根据一个实施例，为了将对应于较高阈值电压分布(即，图3A的阈值电压分布D2B)的数据(即，数据“0”)重新存储在调整存储器单元MC中，控制器100可以控制非易失性存储器装置200对调整存储器单元MC执行再编程操作。

如上所述，控制器100可以基于根据读取电压R1分别从目标存储器单元和相邻存储器单元读取的第一数据和第二数据将目标存储器单元看作恢复组。在调整存储器单元的阈值电压调整之前，根据读取电压R1从目标存储器单元读取的第一数据可能是错误数据，对其的错误校正操作失败。

参照图5，对应于阈值电压分布D2中的虚线的目标存储器单元被定义为增强组。当不管调整存储器单元MC的阈值电压而基于从目标存储器单元TG读取的第一数据(即，值为“0”的数据)确定的目标存储器单元的阈值电压高于读取电压R1时，目标存储器单元可以为增强组。因此，如下所述，控制器100可以将目标存储器单元TG看作增强组。

为了引起增强组中的BPD，控制器100可以将联接至与增强组相同的位线的调整存储器单元的阈值电压提高至高于第一电压的电平。第一电压或更高的电压作为调整存储器单元的阈值电压可以引起目标存储器单元中的BPD。例如，控制器100可以将对应于较高阈值电压分布(即，图3A的阈值电压分布D2B)的数据(即，值为“0”的数据)重新存储在与增强组对应的调整存储器单元中。将对应于较高阈值电压分布的数据存储到调整存储器单元中可以允许调整存储器单元形成较高阈值电压分布(例如，图3A的阈值电压分布D2B)。

实际上对应于图5的虚线的增强组的目标存储器单元可以因为由于第一电压或更高电压作为调整存储器单元的阈值电压导致的BPD而人为操作为使其对应于粗实线。因此，由于调整存储器单元的阈值电压调整之后根据读取电压R1从目标存储器单元读取的数据包括较少错误位的概率可能比调整存储器单元的阈值电压调整之前高，所以对调整存储器单元的阈值电压调整之后读取的数据的错误校正操作具有较高成功率的成功可能性被提高。

根据一个实施例，为了将对应于较高阈值电压分布(即，图3A的阈值电压分布D2B)的数据(即，数据“0”)重新存储在调整存储器单元MC中，控制器100可以控制非易失性存储器装置200对调整存储器单元MC执行再编程操作。

根据一个实施例，为了保证阈值电压分布D1和D2之间的改进的读取裕量并因此减少从目标存储器单元读取的数据中包括的错误位的数量，控制器100可以在恢复组和增强组中引起BPD。

参照图6，对应于阈值电压分布D1中的虚线的目标存储器单元被定义为抑制组。具体地，当基于从目标存储器单元TG读取的第一数据(即，值为“1”的数据)和从相邻存储器单元MC读取的第二数据(即，值为“0”的数据)确定的目标存储器单元的阈值电压低于读取电压R1且相邻存储器单元的阈值电压高于参考电压时，目标存储器单元可以是抑制组。因此，如下所述，控制器100可将目标存储器单元TG看作抑制组。

为了抑制抑制组中的BPD，控制器100可以将联接至与抑制组相同的位线的调整存储器单元的阈值电压降低至低于第二电压的电平。第二电压或更低的电压作为调整存储器单元的阈值电压可以抑制目标存储器单元中的BPD。例如，控制器100可以将对应于较低阈值电压分布(即，图3A的阈值电压分布D1B)的数据(即，值为“1”的数据)重新存储在与抑制组对应的调整存储器单元中。将对应于较低阈值电压分布的数据存储到调整存储器单元中可以允许调整存储器单元形成较低阈值电压分布(例如，图3A的阈值电压分布D1B)。

实际上对应于图6的虚线的抑制组的目标存储器单元可以因为由于第二电压或较低电压作为调整存储器单元的阈值电压抑制的BPD而人为操作成使其对应于粗实线。因此，由于调整存储器单元的阈值电压调整之后根据读取电压R1从目标存储器单元读取的数据包括较少错误位的概率可能比调整存储器单元的阈值电压调整之前高，所以对调整存储器单元的阈值电压调整之后读取的数据的错误校正操作具有较高成功率的成功可能性可被提高。

根据一个实施例，为了将对应于较低阈值电压分布(即，图3A中的阈值电压分布D1B)的数据(即，数据“1”)重新存储在调整存储器单元MC中，控制器100可以控制非易失性存储器装置200对调整存储器单元MC执行再编程操作。

根据一个实施例，为了保证阈值电压分布D1和D2之间的改进的读取裕量并因此减少从目标存储器单元读取的数据中包括的错误位的数量，控制器100可以抑制抑制组中的BPD。

根据一个实施例，当根据待被存储在每个存储器单元中的位的数量形成多个阈值电压分布时，根据上述关于彼此相邻的2个可选阈值电压分布的方法滞留问题可得到缓解。根据一个实施例，为了引起BPD，控制器100可以将调整存储器单元的阈值电压调整为对应于多个阈值电压分布中的最高的阈值电压分布。根据一个实施例，为了抑制BPD，控制器100可以将调整存储器单元的阈值电压调整为对应于多个阈值电压分布中的最低的阈值电压分布。

图7-图9是示出图1的控制器100的操作方法的简图的示例。图7-图9的目标存储器单元TG、调整存储器单元和相邻存储器单元MC的结构可与图4-图6相同。

当对从目标存储器单元读取的数据的错误校正操作失败或根据最佳读取电压R2从目标存储器单元读取的数据包括错误的概率高时，控制器100可以通过BPD来缓解滞留问题。与参照图4-图6所描述的实施例类似，为了引起目标存储器单元中的BPD，控制器100可以提高调整存储器单元的阈值电压。进一步地，为了抑制目标存储器单元中的BPD，控制器100可以降低调整存储器单元的阈值电压。控制器100可以通过将新数据存储在调整存储器单元中来对调整存储器单元的阈值电压进行调整。

根据基于最佳的读取电压R2确定的BPD在对应的目标存储器单元中是被引起还是抑制，目标存储器单元可以被分为恢复组、增强组和抑制组。

参照图7，与阈值电压分布D2中的虚线对应的目标存储器单元被定义为恢复组。恢复组可以高的概率对应于阈值电压分布D2中的虚线。

当基于从目标存储器单元TG读取的第一数据(即，值为“1”的数据)和从相邻存储器单元MC读取的第二数据(即，值为“0”的数据)确定的目标存储器单元TG的阈值电压低于最佳读取电压R2，且相邻存储器单元MC的阈值电压低于参考电压时，目标存储器单元可以为恢复组。例如，当相邻存储器单元MC形成较低阈值电压分布(即，图3A的阈值电压分布D1B)时，相邻存储器单元MC的阈值电压可低于参考电压。

使用参考电压作为相邻存储器单元的阈值电压可能加剧目标存储器单元中的滞留问题。

例如，基于从目标存储器单元TG读取的数据“1”，控制器100可以确定目标存储器单元TG的阈值电压低于最佳读取电压R2。此外，基于从相邻存储器单元MC读取的数据“1”，控制器100可以确定相邻存储器单元MC的阈值电压低于参考电压。因此，如下所述，控制器100可以将目标存储器单元TG看作恢复组。

为了引起恢复组中的BPD，控制器100可以将联接至与恢复组相同的位线的调整存储器单元的阈值电压提高至高于第一电压的电平。第一电压或更高电压作为调整存储器单元的阈值电压可以引起目标存储器单元中的BPD。例如，控制器100可以将对应于较高阈值电压分布(即，图3A的阈值电压分布D2B)的数据(即，值为“0”的数据)重新存储在与恢复组对应的调整存储器单元中。将对应于较高阈值电压分布的数据存储到调整存储器单元中可以允许调整存储器单元形成较高的阈值电压分布(例如，图3A的阈值电压分布D2B)。

实际上对应于图7的虚线的恢复组的目标存储器单元可以因为由于第一电压或更高电压作为调整存储器单元的阈值电压导致的BPD而人为操作成使其对应于粗实线。因此，由于调整存储器单元的阈值电压调整之后根据最佳读取电压R2从目标存储器单元读取的数据可包括比调整存储器单元的阈值电压调整之前更少的错误位时，所以对调整存储器单元的阈值电压调整之后读取的数据的错误校正操作成功的可能性被提高。

根据一个实施例，为了将对应于较高阈值电压分布(即，图3A的阈值电压分布D2B)的数据(即，数据“0”)重新存储在调整存储器单元MC中，控制器100可以控制非易失性存储器装置200对调整存储器单元MC执行再编程操作。

如上所述，控制器100可以基于根据最佳读取电压R2分别从目标存储器单元和相邻存储器单元读取的第一数据和第二数据将目标存储器单元看作恢复组。在调整存储器单元的阈值电压调整之前，根据最佳读取电压R2从目标存储器单元读取的第一数据可能是错误数据，对其的错误校正操作失败。

参照图8，对应于阈值电压分布D1和D2中的虚线的目标存储器单元被定义为增强组。当不管相邻存储器单元MC的阈值电压而基于从目标存储器单元TG读取的第一数据(即，值为“0”的数据)确定的目标存储器单元的阈值电压高于最佳读取电压R2时，目标存储器单元可以为增强组。因此，如下所述，控制器100可将目标存储器单元TG看作增强组。

为了引起增强组中的BPD，控制器100可以将联接至与增强组相同的位线的调整存储器单元的阈值电压提高至高于第一电压的电平。第一电压或更高的电压作为调整存储器单元的阈值电压可以引起目标存储器单元中的BPD。例如，控制器100可以将对应于较高阈值电压分布(即，图3A的阈值电压分布D2B)的数据(即，值为“0”的数据)重新存储在与增强组对应的调整存储器单元中。将对应于较高阈值电压分布的数据存储到调整存储器单元中可以允许调整存储器单元形成较高阈值电压分布(例如，图3A的阈值电压分布D2B)。

实际上对应于图8的虚线部的增强组的目标存储器单元可以因为由于第一电压或更高电压作为调整存储器单元的阈值电压导致的BPD而人为操作成使其对应于粗实线。因此，由于调整存储器单元的阈值电压调整之后根据最佳读取电压R2从目标存储器单元读取的数据包括较少错误位的概率可能比调整存储器单元的阈值电压调整之前高，所以对调整存储器单元的阈值电压调整之后读取的数据的错误校正操作具有较高成功率的成功可能性可被提高。

根据一个实施例，为了将对应于较高阈值电压分布(即，图3A的阈值电压分布D2B)的数据(即，数据“0”)重新存储在调整存储器单元MC中，控制器100可以控制非易失性存储器装置200对调整存储器单元MC执行再编程操作。

根据一个实施例，为了保证阈值电压分布D1和D2之间的改进的读取裕量并因此减少从目标存储器单元读取的数据中包括的错误位的数量，控制器100可以在恢复组和增强组中引起BPD。

同时，在图8中，尽管调整了调整存储器单元的阈值电压，但从对应于阈值电压分布D1中的虚线的目标存储器单元读取的数据仍然可具有错误。尽管如此，当如上参照图7和图8所述在恢复组和增强组中引起BPD时，错误位的总数可能减少且可保证改进的读取裕量，且因此，调整操作可能是有效的。

参照图9，对应于阈值电压分布D1中的虚线的目标存储器单元被定义为抑制组。具体地，当基于从目标存储器单元TG读取的第一数据(即，值为“1”的数据)和从相邻存储器单元MC读取的第二数据(即，值为“0”的数据)确定的目标存储器单元的阈值电压低于最佳读取电压R2且相邻存储器单元的阈值电压高于参考电压时，目标存储器单元可以为抑制组。因此，如下所述，控制器100可将目标存储器单元TG看作抑制组。

为了抑制在抑制组中的BPD，控制器100可以将联接至与抑制组相同的位线的调整存储器单元的阈值电压降低至低于第二电压的电平。第二电压或更低电压作为调整存储器单元的阈值电压可以抑制目标存储器单元中的BPD。例如，控制器100可以将对应于较低阈值电压分布(即，图3A的阈值电压分布D1B)的数据(即，值为“1”的数据)重新存储在与抑制组对应的调整存储器单元中。将对应于较低阈值电压分布的数据存储到调整存储器单元中可以允许调整存储器单元形成较低阈值电压分布(例如，图3A的阈值电压分布D1B)。

实际上对应图9的虚线的抑制组的目标存储器单元可以因为由于第二电压或更低电压作为调整存储器单元的阈值电压抑制的BPD而人为操作成使其对应于粗实线。因此，由于调整存储器单元的阈值电压调整之后根据最佳读取电压R2从目标存储器单元读取的数据包括较少错误位的概率可比调整存储器单元的阈值电压调整之前高，对调整存储器单元的阈值电压调整之后读取的数据的错误校正操作具有较高成功率的成功可能性可被提高。

根据一个实施例，为了将对应于较低阈值电压分布(即，图3A的阈值电压分布D1B)的数据(即，数据“1”)重新存储在调整存储器单元MC中，控制器100可以控制非易失性存储器装置200对调整存储器单元MC执行再编程操作。

根据一个实施例，为了保证阈值电压分布D1和D2之间的改进读取裕量且因此减少从目标存储器单元读取的数据中包括的错误位的数量，控制器100可以抑制在抑制组中的BPD。

根据一个实施例，当根据待被存储在每个存储器单元中的位的数量形成多个阈值电压分布时，根据上述关于彼此相邻的2个可选阈值电压分布的方法滞留问题可得到缓解。根据一个实施例，为了引起BPD，控制器100可以将调整存储器单元的阈值电压调整为对应于多个阈值电压分布中的最高的阈值电压分布。根据一个实施例，为了抑制BPD，控制器100可以将调整存储器单元的阈值电压调整为对应于多个阈值电压分布中的最低的阈值电压分布。

图10是示出图1的控制器100的操作方法的流程图。

在步骤S101中，控制器100可以获取从目标存储器单元读取的第一数据，并获取从与目标存储器单元相邻的相邻存储器单元读取的第二数据。控制器100可以控制非易失性存储器装置200从目标存储器单元中获取第一数据。控制器100也可以控制非易失性存储器装置200从相邻存储器单元中获取第二数据。

在步骤S102中，控制器100可以基于第一数据和第二数据生成第三数据。控制器100生成第三数据的具体方法将参照图11进行详细描述。

在步骤S103中，控制器100可以通过对调整存储器单元的再编程操作将第三数据存储在与目标存储器单元共用位线的调整存储器单元中。将第三数据存储在调整存储器单元中可导致调整存储器单元的阈值电压的调整，并因此可以在目标存储器单元中引起或抑制BPD。

根据一个实施例，阈值电压分布D1和D2之间的改进的读取裕量可被保证，且因此，如下所述，可以通过将目标存储器单元看作恢复组、增强组和抑制组中的一个减少从目标存储器单元中读取的数据中包括的错误位的数量。

图11为示出图1的控制器100生成待被存储在调整存储器单元中的第三数据的方法的流程图。图11中示出的操作方法可以是图10的步骤S102的示例。

在步骤S210中，控制器100可以基于从目标存储器单元中读取的第一数据确定目标存储器单元的阈值电压是否低于读取电压R1或R2。当目标存储器单元的阈值电压低于读取电压R1或R2时，进程可继续进行至步骤S220。

在步骤S220中，控制器100可基于从相邻存储器单元中读取的第二数据确定相邻存储器单元的阈值电压是否低于参考电压。当相邻存储器单元的阈值电压低于参考电压时，控制器100可在步骤S240中将目标存储器单元TG看作恢复组。

在步骤S240中，为了通过生成与较高阈值电压分布(即，图3A的阈值电压分布D2B)对应的第三数据(即，值为“0”的第三数据)引起恢复组中的BPD，控制器100可以将联接至与恢复组相同的位线的调整存储器单元的阈值电压提高至高于第一电压的电平。使用第一电压或更高电压作为调整存储器单元的阈值电压可以引起目标存储器单元中的BPD。在步骤S103中，将对应于较高阈值电压分布的第三数据存储到调整存储器单元中可以允许调整存储器单元形成较高阈值电压分布(例如，图3A的阈值电压分布D2B)。

在步骤S220中，当相邻存储器单元的阈值电压高于参考电压时，控制器100可在步骤S260中将目标存储器单元TG作为抑制组。

在步骤S260中，为了通过生成与较低阈值电压分布(即，图3A的阈值电压分布D1B)对应的第三数据(即，值为“1”的第三数据)抑制在抑制组中的BPD，控制器100可以将联接至与抑制组相同的位线的调整存储器单元的阈值电压降低至低于第二电压的电平。使用第二电压或较低电压作为调整存储器单元的阈值电压可以抑制目标存储器单元中的BPD。在步骤S103中，将对应于较低阈值电压分布的数据存储到调整存储器单元中可以允许调整存储器单元形成较低阈值电压分布(例如，图3A的阈值电压分布D1B)。

在步骤S210中，当目标存储器单元的阈值电压高于读取电压R1或R2时，控制器100可在步骤S280中将目标存储器单元TG作为增强组。

在步骤S280中，为了通过生成与较高阈值电压分布(即，图3A的阈值电压分布D2B)对应的第三数据(即，值为“0”的第三数据)引起恢复组中的BPD，控制器100可以将联接至与恢复组相同的位线的调整存储器单元的阈值电压提高至高于第一电压的电平。使用第一电压或较高电压作为调整存储器单元的阈值电压可以引起目标存储器单元中的BPD。在步骤S103中，将对应于较高阈值电压分布的第三数据存储到调整存储器单元中可以允许调整存储器单元形成较高阈值电压分布(例如，图3A的阈值电压分布D2B)。

图12为示出本发明的一个实施例的固态驱动器(SSD)1000的框图。

SSD 1000可包括控制器1100和存储介质1200。

控制器1100可以控制主机装置1500和存储介质1200之间的数据交换。控制器1100可以包括处理器1110、RAM 1120、ROM 1130、ECC单元1140、主机接口1150和存储介质接口1160。

控制器1100可以与图1中所示的控制器100大致相似的方式操作。控制器1100可以根据目标存储器单元和与目标存储器单元相邻的相邻存储器单元的阈值电压调整与目标存储器单元共用位线的调整存储器单元的阈值电压。

处理器1110可以控制控制器1100的一般操作。处理器1110可以根据来自主机装置1500的数据处理请求将数据存储至存储介质1200中，并从存储介质1200中读取所存储的数据。为了有效管理存储介质1200，处理器1110可以控制SSD 1000的内部操作，诸如合并操作、损耗均衡操作等等。

RAM 1120可以存储待被处理器1110使用的程序和程序数据。在将从主机接口1150传输的数据转移至存储介质1200之前，RAM 1120可以临时存储它们。在将从存储介质1200传输的数据转移至主机装置1500之前，RAM 1120可以临时存储它们。

ROM 1130可以存储待被处理器1110读取的程序代码。程序代码可包括待被处理器1110处理的指令，其用于处理器1110以控制控制器1100的内部单元。

ECC单元1140可以对待被存储在存储介质1200中的数据进行编码，且可以对从存储介质1200中读取的数据进行解码。ECC单元1140可以根据ECC算法检测并校正数据中出现的错误。

主机接口1150可以与主机装置1500交换数据处理请求、数据等。

存储介质接口1160可以将控制信号和数据传输至存储介质1200。存储介质接口1160可以传输来自存储介质1200的数据。存储介质接口1160可以通过多个通道CH0至CHn与存储介质1200联接。

存储介质1200可以包括多个非易失性存储器装置NVM0至NVMn。多个非易失性存储器装置NVM0至NVMn中的每个可根据控制器1100的控制执行写入操作和读取操作。

图13为示出根据本发明的一个实施例的包括数据存储装置10的数据处理系统2000的框图。

数据处理系统2000可以包括计算机、笔记本电脑、上网本、智能电话、数字电视、数字相机、导航仪等等。数据处理系统2000可以包括主处理器2100、主存储器装置2200、数据存储装置2300和输入/输出装置2400。数据处理系统2000的内部单元可以通过系统总线2500交换数据、控制信号等、。

主处理器2100可以控制数据处理系统2000的一般操作。例如，主处理器2100可以为中央处理单元，诸如微处理器。主处理器2100可以执行在主存储器装置2200上的操作系统、应用、装置驱动程序等软件。

主存储器装置2200可以存储待被主处理器2100使用的程序和程序数据。主存储器装置2200可以临时存储待被传输至数据存储装置2300和输入/输出装置2400的数据。

数据存储装置2300可以包括控制器2310和存储介质2320。数据存储装置2300可以与图1中所示的数据存储装置10大致相似的方式配置和操作。

输入/输出装置2400可以包括能够与用户交换数据诸如从用户接收用于控制数据处理系统2000的指令或为用户提供处理结果的键盘、扫描仪、触摸屏、屏幕监视器、打印机、鼠标等。

根据一个实施例，数据处理系统2000可以通过诸如LAN(局域网)、WAN(广域网)、无线网络等网络2600与至少一个服务器2700进行通信。数据处理系统2000可以包括网络接口(未示出)以访问网络2600。

虽然上文已经描述了各种实施例，但本领域技术人员将理解的是，所述实施例仅是示例。因此，本文描述的数据存储装置及其操作方法不应限于所述实施例。在不脱离如权利要求所限定的本发明的精神和/或范围的情况下，相关领域的技术人员可以想到许多其它实施例和/或其变型。