数据存储装置及其操作方法与流程

相关申请的交叉引用

本申请要求于2016年2月26日向韩国知识产权局提交的申请号为10-2016-0023615的韩国申请的优先权，其全部内容通过引用并入本文。

各种实施例总体涉及一种数据存储装置并且，更特别地，涉及一种包括非易失性存储器装置的数据存储装置。

背景技术：

数据存储装置响应于写入请求存储由外部装置提供的数据。数据存储装置也可以响应于读取请求将存储的数据提供至外部装置。使用数据存储装置的外部装置的示例包括计算机、数码相机、移动电话等等。数据存储装置可以被嵌入在外部装置中或者单独地制造并随后连接。

技术实现要素：

在一个实施例中，一种数据存储装置可以包括：非易失性存储器装置，其包括目标存储器区域；以及控制器，其适于通过基于读取偏压从目标存储器区域读取数据组块(datachunk)并且对数据组块执行错误校正操作来执行读取操作、根据错误校正操作的结果迭代读取操作以及基于在一个或多个先前读取操作中使用的至少一个读取偏压和对应于至少一个读取偏压的至少一个校正失败指数来调整读取偏压。

在一个实施例中，一种数据存储装置的操作方法可以包括：根据错误校正操作的结果迭代读取操作，读取操作包括基于读取偏压从目标存储器区域读取数据组块和对数据组块执行错误校正操作；以及基于在一个或多个先前读取操作中使用的一个或多个读取偏压和分别对应于读取偏压的校正失败指数来调整读取偏压。

在一个实施例中，一种数据存储装置的操作方法可以包括：迭代测试读取操作，测试读取操作包括基于读取偏压从目标存储器区域读取数据组块，所述数据组块包括每个基于错误校正算法被编码的多个数据块，以及基于错误校正算法对各自数据块执行解码操作；基于在一个或多个先前读取操作中使用的一个或多个读取偏压和在解码操作中计算的校正失败指数来调整读取偏压；以及基于对应于校正失败指数中的最小校正失败指数的读取偏压，设置待在读取操作中使用的最终读取偏压。

附图说明

图1是示出根据本发明的实施例的数据存储装置的框图。

图2是示出根据本发明的实施例的图1中所示的非易失性存储器装置的配置的框图。

图3是示出存储器单元的阈值电压分布的示例的曲线图。

图4是示出根据本发明的实施例的图1的ecc单元的编码和解码方法的简图。

图5是示出在错误校正操作中计算校正失败指数的方法的简图。

图6是示出校正失败指数与数据组块的错误率之间的关系的简图。

图7是示出根据本发明的实施例的图1的数据存储装置基于先前校正失败指数调整读取偏压的方法的简图。

图8是示出根据本发明的实施例的图1的数据存储装置执行读取操作的方法的流程图。图9是示出根据本发明的实施例的图1的数据存储装置执行最佳读取偏压估计操作的方法的流程图。

图10是示出根据本发明的实施例的固态驱动器(ssd)的框图。

图11是示出根据本发明的实施例的包括数据存储装置的数据处理系统的框图。

具体实施方式

下文中，将参照附图描述包括数据存储装置及其操作方法的本发明的各种实施例。然而，本发明可以不同的形式呈现且不应被解释为限制于本文描述的实施例。相反，这些实施例被提供以详细地描述本发明以达到本发明所属领域的技术人员能够实现本发明的程度。

应当理解的是，本发明的实施例不限于附图中示出的细节，附图未必按比例绘制，并且在某些情况下，为了更清楚地描述发明的某些特征，比例可能已经被放大。尽管使用了特定术语，但是应当理解的是使用的术语仅仅是为了描述特定的实施例，且不旨在限制本发明的范围。

现在参照图1，根据本发明的实施例，提供了一种数据存储装置10。

数据存储装置10可以配置为响应于来自外部装置的写入请求存储由外部装置提供的数据。并且，数据存储装置10可以配置为响应于来自外部装置的读取请求将存储的数据提供至外部装置。

数据存储装置10可以个人计算机存储卡国际协会(pcmcia)卡、标准闪存(cf)卡、智能媒体卡、记忆棒、各种多媒体卡(mmc、emmc、rs-mmc和微型-mmc)、各种安全数码卡(sd、迷你-sd和微型-sd)、通用闪速存储器(ufs)、固态驱动器(ssd)等形式来实现。

数据存储装置10可以包括控制器100和非易失性存储器装置200。控制器100可以包括读取偏压调整单元110、错误校正码(ecc)单元120和记录器130。

控制器100可以控制数据存储装置10的操作。例如，控制器100可以响应于从外部装置传输的写入请求将数据存储在非易失性存储器装置200中。并且，控制器100可以响应于从外部装置传输的读取请求读出存储在非易失性存储器装置200中的数据并且将读出的数据输出至外部装置。

当非易失性存储器装置200的读取操作失败时，控制器100可以通过调整在读取操作中使用的读取偏压vr来再次执行读取操作。例如，控制器100可以通过调整读取偏压vr、基于读取偏压vr从非易失性存储器装置200的目标存储器区域260(见图2)中读取数据组块dtck以及对数据组块dtck执行错误校正操作来执行读取操作。控制器100可以根据错误校正操作的结果迭代读取操作。当迭代读取操作时，控制器100可以通过参考记录器130，基于在一个或多个先前读取操作中使用的至少一个读取偏压vr和对应于至少先前使用的读取偏压vr的至少一个校正失败指数fi来调整读取偏压vr。

根据一个实施例，为了设置待在读取操作中使用的最终读取偏压的目的，控制器100可以通过针对每次迭代调整读取偏压来迭代地执行测试读取操作。例如，控制器100可以通过调整读取偏压vr、基于读取偏压vr从目标存储器区域260中读取数据组块dtck、基于错误校正算法对数据组块dtck执行解码操作及将读取偏压vr和在解码操作中计算的读取偏压的校正失败指数fi添加至记录器130来执行测试读取操作。该操作可以被重复多次。最终，控制器100可以在多次迭代期间基于与包括在记录器130中的多个校正失败指数fi中最小校正失败指数对应的读取偏压vr来设置待在读取操作中使用的最终读取偏压。

当读取操作被迭代时，读取偏压调整单元110基于包括在记录器130中的在任何先前读取操作中使用的至少一个读取偏压vr和对应于至少一个读取偏压vr的至少一个校正失败指数fi来调整读取偏压vr。在实施例中，当读取操作被迭代时，读取偏压调整单元110可以基于包括在记录器130中的在任何先前读取操作中使用的多个偏压vr和分别对应于读取偏压vr的校正失败指数fi来调整读取偏压vr。调整的读取偏压vr可以被提供至非易失性存储器装置200，并在非易失性存储器装置200的读取操作中使用。

ecc单元120可以通过接收原始数据dt以及基于第一算法通过预定单元对数据dt执行第一编码操作来生成数据块。ecc单元120然后可以通过基于第二算法对生成的数据块执行第二编码操作来生成数据组块dtck。例如，第一算法可以是博斯-查德胡里-霍昆格母(bosechaudhurihocquenghem，bch)码算法，并且第二算法可以是涡轮乘积码(turboproductcode，tpc)算法。然而，应当注意的是，实施例不限于上述特定的算法。

ecc单元120可以对从非易失性存储器装置200中读取的数据组块dtck执行错误校正操作。例如，ecc单元120可以基于第一算法对数据组块dtck的各自数据块执行第一解码操作，并且可以基于第二算法对第一解码操作失败的那些数据块执行第二解码操作。

ecc单元120可以基于第一解码操作失败的数据块的数量来计算校正失败指数fi。例如，在实施例中，ecc单元120可以将校正失败指数fi计算为等于第一解码操作失败的数据块的数量。在当前读取操作中使用的读取偏压vr及相应的校正失败指数fi可以被一起存储在记录器130中。在另一实施例中，校正失败指数fi可以基本上与数据组块dtck的错误率成比例。不管失败指数与第一解码方法失败的数据块的数量之间的精确关系，失败指数fi应当反映在最小化错误数据块的数量方面当前读取偏压vr的有效性。

校正失败指数fi可以用于确定将增加到当前读取偏压vr的调整值，以为随后的读取操作调整读取偏压vr。而且，校正失败指数fi可以用于在包括在记录器130中的多个读取偏压vr中选择使错误率最小化的读取偏压vr。例如，在存储在寄存器中的多个读取偏压vr中，具有最低失败指数fi的读取偏压可以被选择选择用于最小化数据块错误的数量。

非易失性存储器装置200可以根据控制器100的控制，存储从控制器100传输的数据，并且可以读出存储的数据且将读出的数据传输至控制器100。

非易失性存储器装置200可以包括诸如nand闪存或者nor闪存、铁电随机存取存储器(feram)、相变随机存取存储器(pcram)、磁阻随机存取存储器(mram)、电阻式随机存取存储器(reram)等的闪速存储器中的一种。

图2是示出图1中所示的非易失性存储器装置200的配置的框图。

非易失性存储器装置200可以包括控制逻辑210、电压供给单元220、接口单元230、地址解码器240、数据输入/输出单元250和存储器区域260。

控制逻辑210可以根据控制器100的控制来控制非易失性存储器装置200的一般操作。控制逻辑210可以通过接口单元230接收从控制器100传输的命令，并且可以响应于该命令将控制信号传输至非易失性存储器装置200的内部单元。

电压供给单元220可以根据控制逻辑210的控制生成非易失性存储器装置200的操作所必需的各种操作电压。电压供给单元220可以将待在读取操作中使用的读取偏压vr提供至地址解码器240。

接口单元230可以与控制器100交换包括命令和地址的各种控制信号和数据。接口单元230可以将输入至其的各种控制信号和数据传输至非易失性存储器装置200的内部单元。

地址解码器240可以解码地址以选择存储器区域260中待被访问的特定区域。地址解码器240可以根据解码结果选择性地驱动字线wl且控制数据输入/输出单元250以选择性地驱动位线bl。

数据输入/输出单元250可以将从接口单元230传输的数据通过位线bl传输至存储器区域260。数据输入/输出单元250可以通过位线bl将从存储器区域260读出的数据传输至接口单元230。数据输入/输出单元250可以感测在包括在存储器区域260中的存储器单元响应于读取偏压vr被打开或关闭时形成的电流，并且可以根据感测结果获得从存储器区域读取的数据。

存储器区域260可以通过字线wl与地址解码器240联接，并且可以通过位线bl与数据输入/输出单元250联接。存储器区域260可以包括多个存储器单元，多个存储器单元分别设置在字线wl和位线bl相互交叉并且数据存储在其中的区域处。存储器区域260可以包括二维或三维结构的存储器单元阵列。

图3是示出存储器单元的阈值电压分布pv1和pv2的示例的曲线图。在图3的曲线图中，横轴vth表示存储器单元的阈值电压，且纵轴#表示与阈值电压对应的存储器单元的数量。

参照图3，存储器单元可以根据存储在其中的数据形成阈值电压分布pv1和pv2(310)。存储有第一数据的存储器单元可以形成阈值电压分布pv1，且存储有第二数据的存储器单元可以形成阈值电压分布pv2。

读取偏压vr可以被应用于联接至存储器单元的字线，以读取在存储器单元中存储的数据。由于存储器单元根据阈值电压(即存储在其中的数据)响应于读取偏压vr被打开或者关闭，所以当读取偏压vr被应用时，可以通过检测存储器单元的打开或关闭来读取存储在存储器单元中的数据。

同时，存储器单元的阈值电压可以被各种因素改变。例如，阈值电压分布pv2可以移动至阈值电压分布pv2＇(320)。在这方面，如果基于读取偏压vr执行读取操作，则对应于阈值电压分布pv2＇的阴影区(325)的存储器单元输出错误位。然而，如果基于位于阈值电压分布pv1和阈值电压分布pv2＇之间的谷部处的读取偏压vr＇(即最佳读取偏压vr＇)来执行读取操作，则读出数据的错误率可以被最小化。

同时，尽管从图1中非易失性存储器装置200读取的数据组块dtck包括错误位，但是由于ecc单元120可以仅校正在其错误校正能力内的错误位，因此有利于最小化数据组块dtck的错误率。执行使用最佳读取偏压vr＇的读取操作使错误率最小化。

如果有可能精确计算出存储器单元的当前阈值电压分布pv1和pv2＇，则可以精确地设置最佳读取偏压vr＇。然而，如果没有可能，则应当间接地估算最佳读取偏压vr＇。根据本实施例，校正失败指数fi用于调整读取偏压vr以接近最佳读取偏压vr＇。而且，校正失败指数fi可用于在多个读取偏压中选择最接近最佳读取偏压vr＇的读取偏压。稍后将进行其详细描述

图4是示出图1的ecc单元120的编码和解码方法的简图。

ecc单元120可以通过基于bch码算法通过预定单元对原始数据dt执行第一编码操作而首先生成数据块db00至db33。例如，数据块db11可以包括原始数据dt的部分d11和基于bch码算法针对部分d11生成的奇偶校验数据p11。

进一步地，ecc单元120可以通过基于tpc算法对各自行组r0至r3和各自列组c0至c3执行第二编码操作来生成行奇偶校验数据rp0至rp3和列奇偶校验数据cp0至cp3，其中各自行组r0至r3和各自列组c0至c3当数据块db00至db33在行和列的方向上布置时生成。例如，ecc单元120可以对行组r1生成行奇偶校验数据rp1且对列组c1生成列奇偶校验数据cp1。而且，ecc单元120可以通过对行奇偶校验数据rp0至rp3执行编码操作来生成奇偶校验数据rpp。

如果从非易失性存储器装置200读取数据组块dtck，则ecc单元120可以基于bch码算法首先对数据块db00至db33执行第一解码操作。ecc单元120可以基于tpc算法对第一解码操作失败的数据块执行第二解码操作。例如，当对数据块db11的第一解码操作失败时，ecc单元120可以通过对行组r1和行奇偶校验数据rp1执行第二解码操作和/或对列组c1和列奇偶校验数据cp1执行第二解码操作来校正数据块db11。

图5是示出在错误校正操作中计算校正失败指数fi的方法的简图。

参照图5，数据块db02、db03、db11和db22可以是基于bch码算法的第一解码操作失败的数据块。此时，校正失败指数fi可以是第一解码操作失败的数据块db02、db03、db11和db22的数量“4”。可以在通过基于tpc算法的第二解码操作来错误校正数据块db02、db03、db11和db22之前确定校正失败指数fi。

校正失败指数fi可以对应于已经用于读取数据组块dtck的读取偏压vr。换句话说，如果读取偏压vr1被调整至读取偏压vr2并且数据组块dtck通过使用调整后的读取偏压vr2再次被读取，则校正失败指数fi可以被计算为另一值(例如“5”)。因此，校正失败指数fi可以反映相应的读取偏压vr的适当性。

在读取操作中使用的读取偏压vr和与其对应的校正失败指数fi可以被添加至图1中控制器100的记录器130。记录器130可以包括在读取操作中使用的读取偏压vr和分别与其对应的校正失败指数fi。

图6是示出校正失败指数fi和数据组块dtck的错误率之间的关系的简图。

参照图6，校正失败指数fi和错误率可以基本上互成比例。这是因为，当数据组块dtck的错误率高时，第一解码操作失败的数据块的数量将增加。

因此，当校正失败指数fi小时，读取偏压vr可接近图3的最佳读取偏压vr＇。

图7是示出图1的数据存储装置10基于先前校正失败指数fi调整读取偏压vr的方法的简图。在图7中，可以读取偏压vr1至vr4的顺序调整读取偏压vr。

参照图7，例如，当执行读取操作时，可以设置起始读取偏压vr1，可以基于读取偏压vr1读取数据组块dtck，且可以对读出的数据组块dtck执行错误校正操作。当错误校正操作失败时，随着读取偏压vr1调整至读取偏压vr2可以迭代读取操作。

基于使用在先前读取操作中使用的读取偏压vr和分别与读取偏压vr对应的校正失败指数fi的最小值估计算法来设置读取偏压vr。最小值估计算法可以是基于先前使用的读取偏压vr和校正失败指数fi确定将读取偏压vr移至与校正失败指数fi的最小值对应的读取偏压vr的调整量的符号(sign)和大小的算法。

读取偏压vr的调整量的符号可以与先前校正失败指数fi减少的方向相对应。读取偏压vr的调整量的大小可以与预定设置值相对应或者可以被设置为与先前校正失败指数fi的变化量一致。例如，如果作为将读取偏压vr2调整至读取偏压vr3的结果，校正失败指数fi少量增加，则可在先前方向的反方向上以较少调整量移动下一个读取偏压vr4。

根据实施例，不仅当迭代为获得存储在存储器单元中的数据的读取操作时，而且当迭代追踪图3的最佳读取偏压vr＇的测试读取操作时，可以根据图7的的方法调整读取偏压vr。在这方面，当获得错误校正数据时，可以结束读取操作，且当设置待在读取操作中使用的适当读取偏压vr时，可以结束测试读取操作。

图8是示出图1的数据存储装置10执行读取操作的方法的流程图。例如，当非易失性存储器装置200的初始读取操作失败时，控制器100可以通过基于校正失败指数fi调整读取偏压vr来迭代包括步骤s120至s140的读取操作。

在步骤s110中，控制器100可以设置起始读取偏压vr。

在步骤s120中，控制器100可以基于设置的读取偏压vr从非易失性存储器装置200中读取数据组块dtck。

在步骤s130中，控制器100可以对读出的数据组块dtck执行错误校正操作。步骤s130可以包括步骤s131、s132、s133和s134。

具体地，在步骤s131中，控制器100可以基于第一算法对数据组块dtck执行第一解码操作。例如，第一算法可以是bch码算法。控制器100可以对包括在数据组块dtck中的各自数据块执行第一解码操作。

在步骤s132中，控制器100可以确定对所有数据块的第一解码操作是否已经成功。在第一解码操作已经成功的情况下，进程可以继续至步骤s135。在对一个或多个数据块的第一解码操作失败的情况下，进程可以继续至步骤s133。

在步骤s135中，控制器100可以获得错误校正数据。因此，读取操作可以作为成功结束。

在步骤s133中，控制器100可以基于第二算法对第一解码操作失败的数据块执行第二解码操作。例如，第二算法可以是tpc算法。

在步骤s134中，控制器100可以确定第二解码操作是否已经成功。在第二解码操作已经成功的情况下，进程可以继续至步骤s135。在第二解码操作失败的情况下，进程可以继续至步骤s140。

在步骤s140中，控制器100可以将读取偏压vr和通过第一解码操作计算的校正失败指数fi添加至记录器130。例如，校正失败指数fi可以是数据组块dtck中的第一解码操作失败的数据块的数量。

在步骤s150中，控制器100可以确定是否迭代读取操作。例如，控制器100可以通过确定当执行读取操作时增加的计数是否已经达到阈值计数来确定是否迭代读取操作。当确定不迭代读取操作时，读取操作可以作为失败结束。当确定迭代读取操作时，进程可以继续至步骤s160。

在步骤s160中，控制器100可以基于包括在记录130中的读取偏压vr和分别与读取偏压vr对应的校正失败指数fi来调整读取偏压vr。控制器100可以基于先前使用的读取偏压vr和校正失败指数fi来确定为移动至校正失败指数fi的最小值和与其对应的读取偏压vr的读取偏压vr的调整量的符号和大小。然后，进程可以继续至步骤s120，且读取操作可以基于新的读取偏压vr被迭代。

根据实施例，在步骤s150中，当确定不迭代读取操作时，控制器100可不以失败结束读取操作，并且相反地，可以基于本领域内公知的各种读取偏压调整方法执行附加读取操作。附加读取操作可以通过新设置起始读取偏压vr开始，并且起始读取偏压vr可以基于与包括在记录器130中的校正失败指数fi中的最小校正失败指数fi对应的读取偏压vr来设置。

图9是示出图1的数据存储装置10执行最佳读取偏压估计操作的方法的流程图。当执行最佳读取偏压估计操作时，控制器100可以通过基于校正失败指数fi调整读取偏压vr来迭代包括步骤s220至s240的测试读取操作。

在步骤s210中，控制器100可以设置起始读取偏压vr。

在步骤s220中，控制器100可以基于设置的读取偏压vr从非易失性存储器装置200中读取数据组块dtck。

在步骤s230中，控制器100可以基于第一算法对数据组块dtck执行第一解码操作。例如，第一算法可以是bch码算法。控制器100可以对包括在数据组块dtck中的各自数据块执行第一解码操作。

在步骤s240中，控制器100可以将读取偏压vr和通过第一解码操作计算的校正失败指数fi添加至记录器130。例如，校正失败指数fi可以是数据组块dtck中的第一解码操作失败的数据块的数量。

在步骤s250中，控制器100可以确定是否迭代测试读取操作。例如，控制器100可以通过确定当执行测试读取操作时增加的计数是否已经达到阈值计数来确定是否迭代测试读取操作。再如，控制器100可以通过确定当前计算的校正失败指数fi是否小于阈值指数来确定是否迭代测试读取操作。当确定迭代测试读取操作时，进程可以继续至步骤s260。当确定不迭代测试读取操作时，进程可以继续至步骤s270。

在步骤s260中，控制器100可以基于包括在记录器130中的读取偏压vr和分别与读取偏压vr对应的校正失败指数fi来调整读取偏压vr。控制器100可以基于先前使用的读取偏压vr和校正失败指数fi来确定为移动至校正失败指数fi的最小值和与其对应的读取偏压vr的读取偏压vr的调整量的符号和大小。然后，进程可以继续至步骤s220，且可以基于新读取偏压vr来迭代测试读取操作。

在步骤s270中，控制器100可以基于与包括在记录器130中的校正失败指数fi中的最小校正失败指数fi对应的读取偏压vr来设置将在读取操作中使用的最终读取偏压vr。例如，控制器100可以将与最小校正失败指数fi对应的读取偏压vr设置为最终读取偏压。

根据实施例，控制器100可以将对应于最小校正失败指数fi的读取偏压vr设置为待以在本领域中公知的各种读取偏压调整方法使用的起始读取偏压vr。

根据实施例，待在测试读取操作中使用的读取偏压vr可以不基于校正失败指数fi来调整，而是可以通过在预定表格中包括的读取偏压vr中被选择来调整。在这种情况下，可以计算出分别与包括在表格中的读取偏压vr对应的校正失败指数fi，并且可以选择与最小校正失败指数fi对应的读取偏压vr。

图10是示出根据本发明的实施例的固态驱动器(ssd)1000的框图。

ssd1000可以包括控制器1100和存储介质1200。

控制器1100可以与图1的控制器100基本相同的方式配置。当读取操作失败时，控制器1100可以通过调整待在读取操作中使用的读取偏压来再次执行读取操作。具体地，控制器1100可以通过调整读取偏压、基于读取偏压从目标存储器区域读取数据组块及对数据组块执行错误校正操作来执行读取操作，并且可以根据错误校正操作的结果迭代读取操作。当迭代读取操作时，控制器1100可以通过参考记录器，基于在一个或多个先前读取操作中使用的读取偏压和分别与读取偏压对应的校正失败指数来调整读取偏压。

而且，为了设置待在读取操作中使用的最终读取偏压，控制器1100可以通过调整读取偏压迭代地执行测试读取操作。控制器1100可以通过调整读取偏压、基于读取偏压从目标存储器区域读取数据组块、基于错误校正算法对数据组块执行解码操作及将读取偏压和在解码操作中计算的校正失败指数添加至记录器。进一步地，控制器1100可以基于与包括在记录器中的校正失败指数中的最小校正失败指数对应的读取偏压来设置待在读取操作中使用的最终读取偏压。

控制器1100可以包括处理器1110、随机存取存储器(ram)1120、只读存储器(rom)1130、错误校正码(ecc)单元1140、主机接口1150和存储介质接口1160。

处理器1110可以控制控制器1100的一般操作。处理器1110可以根据来自主机装置1500的数据处理请求在存储介质1200中存储数据并且从存储介质1200中读取存储的数据。为了高效地管理存储介质1200，处理器1110可以控制ssd1000的内部操作，诸如合并操作、磨损均衡操作等等。

ram1120可以存储待被处理器1110使用的程序和程序数据。ram1120可以在将从主机接口1150传输的数据传送至存储介质1200之前临时地存储从主机接口1150传输的数据，并且可以在将从存储介质1200传输的数据传送至主机装置1500之前临时地存储从存储介质1200传输的数据。

rom1130可以存储待被处理器1110读取的程序代码。程序代码可以包括待被处理器1110处理、用于处理器1110控制控制器1100的内部单元的命令。

ecc单元1140可以对待被存储在存储介质1200中的数据编码，且可对从存储介质1200中读取的数据解码。ecc单元1140可以根据ecc算法检测和校正发生在数据中的错误。

主机接口1150可以与主机装置1500交换数据处理请求、数据等等。

存储介质接口1160可以向存储介质1200传输控制信号和数据。存储介质接口1160可以接收来自存储介质1200的数据。存储介质接口1160可以通过多个通道ch0至chn与存储介质1200联接。

存储介质1200可以包括多个非易失性存储器装置nvm0至nvmn。多个非易失性存储器装置nvm0至nvmn的每一个可以根据控制器1100的控制执行写入操作和读取操作。

图11是示出根据本发明的实施例的将图1中数据存储装置10应用为数据存储装置2300的数据处理系统2000的框图。

数据处理系统2000可以包括计算机、笔记本电脑、上网本、智能电话、数字tv、数码相机、导航仪等。数据处理系统2000可以包括主处理器2100、主存储器装置2200、数据存储装置2300和输入/输出装置2400。数据处理系统2000的内部单元可以通过系统总线2500交换数据、控制信号等。

主处理器2100可以控制数据处理系统2000的一般操作。主处理器2100可以是诸如微处理器的中央处理单元。主处理器2100可以在主存储器装置2200上执行操作系统、应用、装置驱动程序等的软件。

主存储器装置2200可以存储将被主处理器2100使用的程序和程序数据。主存储器装置2200可以临时地存储待被传输至数据存储装置2300和输入/输出装置2400的数据。

数据存储装置2300可以包括控制器2310和存储介质2320。数据存储装置2300可以与图1所示的数据存储装置10基本类似的方式被配置和操作。

输入/输出装置2400可以包括键盘、扫描仪、触摸屏、屏幕监视器、打印机、鼠标等，其能够与用户交换数据，诸如接收来自用户的控制数据处理系统2000的命令或者将处理结果提供至用户。

根据实施例，数据处理系统2000可以通过诸如局域网(lan)、广域网(wan)、无线网等的网络2600与至少一个服务器2700通信。数据处理系统2000可以包括网络接口(未示出)以访问网络2600。

尽管上文已经描述了各种实施例，但是本领域技术人员将理解的是描述的实施例仅是示例。因此，本文描述的数据存储装置及其操作方法不应基于描述的实施例被限制。在不脱离如所附权利要求书中限定的本发明的精神和/或范围的情况下，相关领域的技术人员可以想到许多其它实施例和/或其变型。