相关申请的交叉引用本申请要求2015年12月14日在韩国知识产权局提交的韩国专利申请第10-2015-0178371号的优先权，其整个内容通过引用合并在此。
背景技术：
：：与本公开一致的方法涉及半导体存储器，并且更具体而言，涉及非易失性存储器系统的操作方法。半导体存储器是通过使用诸如硅(si)、锗(ge)、砷化镓(gaas)、磷化铟(inp)等半导体来实现的。半导体存储器设备大致分为易失性存储器设备和非易失性存储器设备。易失性存储器设备是指断电时丢失其中存储的数据的存储器设备。易失性存储器设备包含静态随机存取存储器(sram)、动态ram(dram)、同步dram等。非易失性存储器设备是指即使在断电时也会保持其中存储的数据的存储器设备。非易失性存储器设备包含只读存储器(rom)、可编程rom(prom)、电可编程rom(eprom)、电可擦除和可编程rom(eeprom)、闪存存储器设备、相变ram(pram)、磁ram(mram)、电阻式ram(rram)、铁电ram(fram)等。尤其是，闪存存储器设备是高容量存储设备，并且被广泛用于各种领域。闪存存储器设备是非易失性存储器设备，但是将会由于各种要素而丢失其中存储的数据，各种要素诸如温度、读取干扰、编程干扰和电荷损失。因此，正在开发用于保护存储在闪存存储器设备中的数据的完整性的各种方法。技术实现要素：示例实施例提供了性能和可靠性得到改善的非易失性存储器系统的操作方法。根据示例实施例的方面，一种非易失性存储器系统的操作方法包含：选择多个存储器块中的源块；基于至少一个参考电压，相对于选择的源块执行单元计数；以及基于单元计数结果，对源块执行回收操作。根据另一示例实施例的方面，一种非易失性存储器系统的操作方法包含：从多个存储器块选择源块；当源块的至少一个存储器单元的阈值电压高于目标编程状态的阈值电压分布范围的上限时，在第一回收执行时段期间对源块执行回收操作；以及当源块的至少一个存储器单元的阈值电压低于目标编程状态的阈值电压分布范围的上限时，在不同于第一回收执行时段的第二回收执行时段期间对源块执行回收操作。根据另一示例实施例的方面，非易失性存储器系统的操作方法包含：选择多个存储器块中的源块；以及基于相对于源块的编程经过时间、或者基于源块被擦除之后的读取计数，对源块执行回收操作。根据另一示例实施例的方面，一种存储器控制器的操作方法包含：选择多个存储器块中的源块；通过使用至少一个参考电压并重复执行从源块读取至少一个页面数据来相对于源块执行单元计数；纠正至少一个读取页面数据的错误；以及基于每个读取计数的单元计数结果，将纠正了错误的至少一个页面数据编程在目的地块中。存储器控制器控制包含多个存储器块的非易失性存储器设备。基于单元计数结果，特定读取计数是不同的。根据另一示例实施例的方面，一种非易失性存储器系统的操作方法包含：从多个存储器块选择源块；基于至少一个参考电压，相对于选择的源块执行单元计数；以及基于第一和第二回收模式中的一个回收模式并基于单元计数结果，对源块执行回收操作。根据另一示例实施例的方面，一种非易失性存储器系统的操作方法包含：监控相对于多个存储器块中的源块的错误，以确定相对于源块的错误类型；基于确定的错误类型来调整回收策略；以及使用调整的回收策略来对源块执行回收操作。附图说明上述和其他方面将从参考下图的以下描述变得明显，其中，同样的参考标记在各种图中指代同样的部分，除非另外指明，并且其中：图1是示出根据示例实施例的非易失性存储器系统的框图；图2是示出图1的非易失性存储器系统的软件层的框图；图3是示出图1的非易失性存储器系统的存储器控制器的框图；图4是示出图1的非易失性存储器系统的非易失性存储器设备的框图；图5是示出图1的非易失性存储器系统的回收操作的框图；图6是示出图1中所示的非易失性存储器系统的非易失性存储器设备中包含的多个存储器单元的阈值电压分布的曲线图；图7和8是示出根据示例实施例的基于错误类型的源块选择方法的图；图9是示出图1的非易失性存储器系统的操作方法的流程图；图10至11是详细示出图9的操作方法的操作s120的图；图12至14是用于描述图9的操作方法的操作s130和操作s140的时序图；图15是示出根据示例实施例的非易失性存储器系统的操作方法的流程图；图16是示出根据示例实施例的非易失性存储器系统的操作方法的流程图；图17是示出根据示例实施例的非易失性存储器设备中包含的存储器块的第一存储器块的电路图；图18是示出根据示例实施例的包含非易失性存储器系统的存储卡系统的框图；图19是示出根据示例实施例的包含非易失性存储器系统的固态驱动器(ssd)系统的框图；以及图20是示出根据示例实施例的包含非易失性存储器系统的电子系统的配置的框图。具体实施方式下文中，将结合附图来描述发明构思的示例实施例。根据示例实施例的非易失性存储器系统可以基于源块的错误的类型来调整回收策略。因此，提供了可靠性和性能已得到改善的非易失性存储器系统。图1是示出根据示例实施例的非易失性存储器系统的框图。参考图1，非易失性存储器系统100可以包含存储器控制器110和非易失性存储器设备120。存储器控制器110和非易失性存储器设备120中的每一者可以用一个芯片、一个封装、或者一个模块来实现。在示例实施例中，非易失性存储器系统100可以是海量存储介质或者存储设备，诸如固态驱动器(ssd)、存储卡和存储棒。存储器控制器110可以基于外部设备(例如主机、中央处理单元(cpu)、或者应用处理器(ap))的请求来控制非易失性存储器设备120。例如，存储器控制器110可以基于外部设备的请求，将地址addr、命令cmd和控制信号ctrl传输至非易失性存储器设备120。存储器控制器110可以基于外部设备的请求，与非易失性存储器设备120交换数据data。在存储器控制器110的控制下，非易失性存储器设备120可以在其中存储数据data，或者可以输出其中存储的数据data。非易失性存储器设备120可以基于包含多个存储器块的nand闪存存储器来提供。然而，发明构思的实施例可以不限于此。非易失性存储器设备120可以包含非易失性存储器设备，诸如nor闪存存储器、磁ram(mram)、相变ram(pram)、电阻式ram(reram)和铁电ram(fram)。非易失性存储器设备120可以包含多个非易失性存储器块。多个存储器块中的每一个可以包含多个存储器单元，并且多个存储器单元中的每一个可以是存储一位的单级单元(singlelevelcell，slc)，或者存储至少两位的多级单元(mlc)。在示例实施例中，存储器控制器110可以执行各种操作，用于保护存储在非易失性存储器设备120中的数据的完整性。例如，存储器控制器110可以包含纠错代码(ecc)电路111和回收管理器112。ecc电路111可以生成关于要存储在非易失性存储器设备120中的数据的纠错代码，或者可以基于纠错代码来检测并纠正从非易失性存储器设备120读取的数据的错误。在示例实施例中，ecc电路111可以具有特定水平的纠错能力。例如，ecc电路111可以检测并纠正通过使用纠错能力纠正的错误。在一些示例实施例中，ecc电路111可以不检测并纠正未通过使用纠错能力纠正的错误。未由ecc电路111纠正的错误数据可以称作“不可纠正的纠错代码(uncorrectableerrorcorrectioncode，uecc)数据”。当从非易失性存储器设备120读取的数据是uecc数据时，可能难以保护从非易失性存储器设备120读取的数据的完整性。为了防止出现uecc数据，回收管理器112可以相对于其中存储了包含其数量大于或者等于参考值的错误位的数据的存储器块或者页面执行回收操作。例如，随着关于非易失性存储器设备120的编程、读取、或者擦除操作被执行或者随着时间经过，非易失性存储器设备120的多个存储器单元的阈值电压可能改变。该改变可能意味着在从非易失性存储器设备120读取的数据中生成了错误。ecc电路111可以在从非易失性存储器设备120读取的数据中检测错误位。回收管理器112可以将检测的错误位的数量与参考值进行比较，以确定是否回收其中存储了读取数据data的存储器块。当检测的错误位的数量大于参考值时，回收管理器112可以选择其中存储了读取数据data的存储器块作为源块。回收管理器112可以相对于源块执行回收操作，因而保护存储在源块中的数据的完整性。根据示例实施例的回收管理器112可以基于存储在源块中的数据的错误原因(或者错误类型)来调整回收策略。例如，存储在源块中的数据可以包含由于各种要素导致的错误，各种要素诸如读取干扰、温度、时间等。回收管理器112可以基于存储在源块中的数据错误类型，调整回收操作的速度。在示例实施例中，回收操作的速度(也称回收速度)可以表明从块被选择为源块时的时间点到完成回收操作时的时间点的时间段。可替换地，回收操作的速度(也称回收速度)可以表明在从块被选择为源块时的时间点到完成回收操作时的时间点的时段期间的读取计数。因此，如果回收操作的速度快，那么回收操作将在第一时间段或者第一读取计数期间执行；并且如果回收操作的速度慢，那么回收操作将在第二时间段或者第二读取计数期间执行。在该情况下，第一时间段可以短于第二时间段，并且第一读取计数可以小于第二读取计数。在示例实施例中，回收策略可以包含各要素，诸如回收速度、回收执行时段、回收的子操作时段、回收的子操作单位。在示例实施例中，源块可以根据数据错误类型被基本上同时选择。即，可以在特定时间间隔或者特定读取计数间隔来选择多个源块，因而，可以减少由于回收操作导致的性能降低。根据示例实施例的回收管理器112可以基于错误类型，调整回收操作或者回收策略。因此，即使在特定时间段或者特定读取时段选择了多个源块，根据示例实施例的回收管理器112也可以执行回收操作而性能不降低。图2是示出图1的非易失性存储器系统100的软件层的图。参考图1和2，非易失性存储器系统100的软件层可以包含一个或多个应用101、一个或多个文件系统102和闪存转换层(flashtranslationlayer，ftl)103。在示例实施例中，应用101和文件系统102可以包含在外部设备(例如主机、cpu、或者ap)中，或者可以由外部设备驱动。应用101可以包含在外部设备的操作系统下驱动的各种程序。例如，应用101可以包含各种程序，诸如文本编辑器、视频播放器和网络浏览器。(一个或多个)文件系统102可以组织由(一个或多个)应用101使用的文件或者数据。例如，(一个或多个)文件系统102可以提供文件或者数据的地址。在示例实施例中，地址可以是由外部设备组织或管理的逻辑地址。(一个或多个)文件系统102可以以根据操作系统确定的各种格式来提供。例如，(一个或多个)文件系统102可以包含文件分配表(fat)、fat32、新技术文件系统(ntfs)、分层文件系统(hfs)、日志文件系统2(jsf2)、外部文件系统(xfs)、磁盘上结构5(ods-5)、通用磁盘格式(udf)、泽字节文件系统(zettabytefilesystem，zfs)、unix文件系统(ufs)、ext2、ext3、ext4、reiserfs、reiser4、iso9660、gnomevfs、广播文件系统(bfs)、或者winfs。ftl103可以在外部设备与非易失性存储器设备120之间提供接口，以允许非易失性存储器设备120在其中被有效使用。例如，ftl103可以执行用于将从外部设备提供的逻辑地址转换为要用于非易失性存储器设备120的物理地址的操作。ftl103可以通过映射表来执行上述地址转换操作。在示例实施例中，ftl103可以执行各操作，诸如垃圾收集、损耗均衡、回收操作等。例如，ftl103可以执行垃圾收集，以获得非易失性存储器设备120的空闲块。ftl103可以执行损耗均衡，以便均衡非易失性存储器设备130中每个存储器块的p/e周期的数量。在一些示例实施例中，上述回收管理器112可以包含在ftl103中，并且ftl103可以执行回收操作来保护数据的完整性。图3是示出图1中所示的存储器控制器110的框图。参考图1和3，存储器控制器110可以包含ecc电路111、处理器113、sram114、rom115、主机接口116和闪存接口117。处理器113可以执行存储器控制器110的总体操作。处理器113可以包含一个或多个微处理器。sram114可以被用作存储器控制器110的缓冲存储器、高速缓存存储器、或者工作存储器。rom115可以以固件的形式存储用于存储器控制器110的操作的多种信息。在一些示例实施例中，图1的回收管理器112可以以软件的形式提供，并且回收管理器112可以存储在sram114中并可以由处理器113驱动。在其它示例实施例中，图2的ftl103可以以软件的形式提供，并且ftl103可以存储在sram114中并可以由处理器113驱动。存储器控制器110可以通过主机接口116与外部设备通信。在示例实施例中，可以基于至少一个通信协议来提供主机接口116，所述通信协议诸如通用串行总线(usb)、多媒体卡(mmc)、嵌入式mmc(emmc)、外围组件互连(pci)、高速pci(pct-express，pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机小接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、火线、通用闪存存储(ufs)、或者高速非易失性存储器(nvme)。存储器控制器110可以通过闪存接口117与非易失性存储器设备120通信。图4是示出图1的非易失性存储器设备120的框图。参考图1和4，非易失性存储器设备120可以包含存储器单元阵列121、地址解码器122、控制逻辑和电压生成电路123、页面缓冲124和输入/输出(i/o)电路125。存储器单元阵列121可以包含多个存储器块。每个存储器块可以包含多个单元串。每个单元串可以包含多个存储器单元，并且存储器单元可以分别与多个字线wl连接。地址解码器122可以通过字线wl、串选择线ssl和接地选择线gsl与存储器单元阵列121连接。地址解码器122可以从存储器控制器110接收地址addr，并对接收的地址addr进行解码。地址解码器122可以基于解码的地址addr来选择至少一个字线wl，并可以控制选择的字线的电压。控制逻辑和电压生成电路123可以从存储器控制器110接收命令cmd和控制信号ctrl，并可以响应于接收的信号，控制地址解码器122、页面缓冲124和输入/输出(i/o)电路125。控制逻辑和电压生成电路123可以对于非易失性存储器120的操作生成各种电压。例如，控制逻辑和电压生成电路123可以生成各种电压，诸如编程电压、通过电压、选择读取电压、非选择读取电压、验证电压、擦除电压和擦除验证电压。在示例实施例中，可以根据存储器单元阵列121中包含的每个存储器单元的尺寸、操作速度、物理位置，来改变各种电压中的每一个，各种电压诸如编程电压、通过电压、选择读取电压、非选择读取电压、验证电压、擦除电压和擦除验证电压。页面缓冲124可以通过多个位线bl连接至存储器单元阵列121。页面缓冲124可以通过多个数据线dl连接至输入/输出(i/o)电路125。页面缓冲124可以控制位线bl，使得通过数据线dl接收的数据data被写入到存储器单元阵列121。页面缓冲124可以检测位线bl的电压变化，以读取存储在存储器单元阵列121中的数据。页面缓冲124可以通过数据线dl将读取数据data提供给输入/输出电路125。输入/输出(i/o)电路125可以与存储器控制器110交换数据data。在控制逻辑和电压生成电路123的控制下，输入/输出(i/o)电路125可以与控制信号ctrl同步地从存储器控制器110接收数据data，或者可以将数据data输出至存储器控制器110。图5是示出图1的非易失性存储器系统100的回收操作的框图。为了便于描述并易于示出，从特定存储器块读取的数据的错误位被称作“存储器块的错误位”。参考图1和5，非易失性存储器系统100可以选择第一存储器块blk1作为源块。如上所述，存储器控制器110可以读取包含在第一存储器块blk1中的第一页面数据pd1。从第一存储器块blk1读取的第一页面数据pd1的错误可以由ecc电路111检测并纠正。此时，从读取页面数据检测的错误位的数量可以大于参考值。在这种情况下，存储器控制器110可以选择其中存储了第一页面数据pd1的第一存储器块blk1作为源块。在示例实施例中，源块可以表明与相对于读取回收操作的对象对应的存储器块。如图5中所示，存储器控制器110可以从作为源块的第一存储器块blk1依次读取第一至第三页面数据pd1至pd3，并且可以将读取页面数据编程在作为目的地块的第二存储器块blk2。例如，存储器控制器110依次可以从第一存储器块blk1读取第三页面数据pd3，可以纠正第三页面数据pd3的错误，并可以将纠正的第三页面数据pd3’编程在作为目的地块的第二存储器块blk2。在示例实施例中，从第一存储器块blk1读取的第一至第三页面数据pd1至pd3的错误可以由ecc电路111纠正，并且纠正了错误的页面数据pd1’至pd3’可以分别被编程在第二存储器块blk2中。即，纠正了错误的第一至第三页面数据pd1’至pd3’可以被编程在第二存储器块blk2中，因此，可以保护数据的完整性。由于纠正了错误的页面数据被编程在第二存储器块blk2中，因此，ftl103(参考图2)可以更新关于纠正了错误的页面数据的映射表。下面，为了便于描述，假定关于作为源块的第一存储器块blk1的回收操作包含多个子操作。假定一个子操作包含以下操作中的至少一者：从源块读取至少一个页面数据的操作；纠正至少一个读取页面数据的错误的操作；以及将纠正了至少一个错误的页面数据编程在目的地块中的操作。可替换地，假定一个子操作包含重复预定次数的以下操作：从源块读取至少一个页面数据的操作；纠正至少一个读取页面数据的错误的操作；以及将纠正了至少一个错误的页面数据编程在目的地块中的操作。即，存储器控制器100可以反复执行多个子操作，以完成对一个源块的回收操作。在示例实施例中，存储器控制器110可以连续或者不连续地执行多个子操作中的每一者。在一些示例实施例中，在执行第一子操作之后，存储器控制器110可以在特定读取计数之后执行第二子操作。在其他示例实施例中，在执行第一子操作之后，存储器控制器110可以在经过特定读取时间之后执行第二子操作。然而，发明构思可以不限于此。图6是示出图1中所示的非易失性存储器设备120中包含的多个存储器单元的阈值电压分布的曲线图。在图6中，横坐标代表存储器单元的阈值电压vth，并且纵坐标代表存储器单元的数量。为了使描述简洁，假定非易失性存储器设备120中包含的多个存储器单元中的每一个都是存储2位数据的多级单元(mlc)。然而，发明构思的实施例可以不限于此。参考图1和6，非易失性存储器设备120中包含的多个存储器单元可以被编程为具有擦除状态e和第一至第三编程状态p1至p3中的一个。非易失性存储器系统100可以通过检测存储器单元的阈值电压，读取存储在存储器单元中的数据。非易失性存储器设备120中包含的每个存储器单元的阈值电压可能由于各种要素而改变。例如，当使用特定存储器块、特定字线、或者特定页面的读取操作在特定时段被密集执行时，与该特定存储器块、特定字线、或者特定页面相邻的存储器单元的阈值电压可能改变。更详细而言，当重复执行使用连接到特定字线的存储器单元的读取操作时，与该特定字线相邻的字线的存储器单元的阈值电压可能增加。即，如图6的顶部曲线图中所示，擦除状态e的存储器单元的阈值电压可能增加，因此，可能不能正常读取存储在存储器单元中的数据。这可以被称作“读取干扰”。在读取操作期间，通过电压可以连续施加到未选择的字线，因此，可能出现读取干扰。此处，通过电压可以是允许将存储器单元接通的电压。由于读取干扰而导致的存储器单元的阈值电压可能增加至高于正常状态下的存储器单元的阈值电压，因此，存储在存储器单元中的数据中可能出现错误。在示例实施例中，正常状态可以表明每个存储器单元的目标状态(即，目标擦除状态或者目标编程状态)。此外，在将存储器单元编程之后，每个存储器单元的阈值电压可能随着时间经过而减少。在一些示例实施例中，每个存储器单元的阈值电压可能由于其他要素而减少。例如，随着存储在存储器单元的电荷存储层(或者膜)中的电荷由于存储器单元的物理特性而丢失，每个存储器单元的阈值电压可能减少。即，如图6的底部曲线图中所示，具有第三编程状态p3的每个存储器单元的阈值电压可能减少。这可以被称作“电荷损失”。存储器单元的阈值电压由于电荷损失可能减少到低于正常状态下的阈值电压，因此，存储在存储器单元中的数据中可能出现错误。图7和8是示出根据示例实施例的基于错误类型的源块选择方法的图。为了便于描述，假定非易失性存储器设备120包含第一至第四块blk1至blk4，如图7中所示。在示例实施例中，可以参考图7来描述由于出现读取干扰错误的源块选择方法，并且可以参考图8来描述由于出现电荷损失错误的源块选择方法。首先，参考图1和7，非易失性存储器系统100可以执行读取操作，以读取存储在非易失性存储器设备120中的数据。此时，可以重复执行从非易失性存储器设备120的第一存储器块blk1的读取操作。如上所述，当重复执行使用特定存储器块、特定字线、或者特定页面的读取操作时，可能出现由于读取干扰而导致的错误。相比之下，当不重复执行使用第二至第四存储器块blk2至blk4的读取操作时，与第一存储器块blk1相比，由于读取干扰导致的错误可能在第二至第四存储器块blk2至blk4中零星出现。即，可能出现存储在第一存储器块blk1中的数据的错误，因此，在这样的示例性情形下，仅第一存储器块blk1可以被选择为源块用于回收操作。接下来，参考图1和8，非易失性存储器系统100可以将数据编程在非易失性存储器设备120的第一至第四存储器块blk1至blk4中。在示例实施例中，使用第一至第四存储器块blk1至blk4的编程操作可以在特定时间或者特定时间间隔期间被密集地执行很多次。即，第一至第四存储器块blk1至blk4中的每一者可以包含在特定时间或者特定时间间隔期间被编程的至少一个页面数据。在执行了使用第一至第四存储器块blk1至blk4的编程操作之后，可能经过特定时间。在这种情况下，如上所述，第一至第四存储器块blk1至blk4的每一个中包含的存储器单元的阈值电压可能改变。换言之，存储在第一至第四存储器块blk1至blk4中的数据的至少一部分可能包含由于电荷损失而导致的错误。当包含在第一至第四存储器块blk1至blk4中的一个存储器块的错误的数量大于或者等于参考值时，第一至第四存储器块blk1至blk4中的这一个存储器块可以被选择为源块，用于回收操作。如上所述，可以在非易失性存储器系统100的操作期间根据错误类型来零星选择源块。可替换地，在一些示例实施例中，可以在特定时间或者特定时间间隔期间根据错误类型来密集选择多个源块。当在特定时间或者特定时间间隔期间密集选择多个源块时，根据外部设备(例如主机、cpu、或者ap)的请求的操作可能会延迟。即，由于用于源块的回收操作，非易失性存储器系统100的性能可能会降低。根据示例实施例的非易失性存储器系统100可以基于错误类型来改变回收策略。这样，即使同时选择了源块，也可以使性能降低最小化。因此，非易失性存储器系统可改善可靠性和性能。图9是示出图1的非易失性存储器系统100的操作方法的流程图。在下面，为了使解释简洁，假定错误类型是如下各项中的至少一者：由于读取干扰使存储器单元的阈值电压增加的由于读取干扰而导致的错误；和由于电荷损失使存储器单元的阈值电压减少的由于电荷损失而导致的错误。然而，示例实施例可以不限于此。参考图1和9，在操作s110中，非易失性存储器系统100可以选择源块。例如，在读取操作期间，非易失性存储器系统100可以将检测的错误的数量与参考值进行比较，因此，可以基于比较结果，将其中存储了读取数据的存储器块选择为源块。在一些示例实施例中，非易失性存储器系统100可以基于各种方法来执行可靠性读取操作，并且可以基于可靠性读取操作的结果来选择源块。在一些示例实施例中，非易失性存储器系统100可以在每个特定读取计数或者特定时间间隔内读取存储在存储器块、字线、或者页面中的数据，并且可以检测读取数据的错误的数量。非易失性存储器系统100可以将检测的错误的数量与参考值进行比较，并可以基于比较结果来选择源块。在操作s120中，非易失性存储器系统100可以确定源块的错误类型。例如，非易失性存储器系统100可以扫描连接到源块的至少一个字线的存储器单元的阈值电压分布，因此，可以确定源块的错误类型。可替换地，非易失性存储器系统100可以通过使用至少一个参考电压来执行单元计数操作，因此，可以确定源块的错误类型。在示例实施例中，如上所述，错误类型可以包含读取干扰错误和电荷损失错误中的至少一个。将参考图10和11来详细描述错误类型确定方法。在操作s130中，非易失性存储器系统100可以基于错误类型确定结果来调整回收策略。例如，当错误类型确定结果表明是由于读取干扰导致的错误时，非易失性存储器系统100可以调整回收策略，使得基于正常模式来执行回收操作。可替换地，当错误类型确定结果表明是由于电荷损失而导致的错误时，非易失性存储器系统可以调整回收策略，使得基于低速模式来执行回收操作。在操作s140中，非易失性存储器系统100可以基于调整的回收策略，对源块执行回收操作。在一些示例实施例中，低速模式下的回收操作可能比正常模式下的更慢。例如，对于每100个读取计数，低速模式下的回收操作可以执行一次子操作。另一方面，对于每10的读取计数，正常模式下的回收操作可以执行一次子操作。即，在相同的读取计数期间，低速模式下的回收操作的子操作的数量可能少于正常模式下的回收操作的子操作的数量。换言之，对于完成了关于一个源块的回收操作时的时间，在低速模式下执行回收操作所花费的时间可能长于在正常模式下执行回收操作所花费的时间。可替换地，对于完成了关于一个源块的回收操作时的读取计数，完成在低速模式下的回收操作时的读取计数可能多于完成在正常模式下的回收操作时的读取计数。在示例实施例中，读取计数可以表明从非易失性存储器设备120中包含的多个存储器块的读取操作的数量。可替换地，读取计数可以表明从非易失性存储器设备120中包含的存储器块的源块的读取操作的数量。如上所述，在特定读取计数或者特定时间间隔期间，可以选择包含由于电荷损失而导致的错误的多个源块。根据示例实施例的非易失性存储器系统100可以降低对于包含由于电荷损失而导致的错误的源块的回收速度，因而，使其总体性能降低最小化。图10至11是详细示出图9的操作方法的操作s120的图。参考图1、9和10，操作s120可以包含操作s121和s122。在操作s121，非易失性存储器系统100可以通过使用至少一个参考电压来执行单元计数操作。例如，如图11的顶部中所示，非易失性存储器系统100可以通过使用第一参考电压vref1来执行单元计数操作。第一参考电压vref1可以在擦除状态e的阈值电压分布范围中。非易失性存储器系统100可以通过使用第一参考电压vref1来检测具有比第一参考电压vref1低的阈值电压的存储器单元(即接通单元)的数量。在示例实施例中，当存储器单元的阈值电压由于读取干扰而改变时，基于第一参考电压vref1确定的接通单元的数量可以小于第一参考数量。第一参考数量表明如下存储器单元的数量：所述存储器单元中的每一个具有比第一参考电压vref1低的阈值电压，并且来自在读取干扰之前具有擦除状态e的存储器单元。可替换地，如图11的底部中所示，非易失性存储器系统100可以通过使用第二参考电压vref2来执行单元计数操作。第二参考电压vref2可以在第三编程状态p3的阈值电压分布范围中。非易失性存储器系统100可以通过使用第二参考电压vref2来检测具有比第二参考电压vref2高的阈值电压的存储器单元(即断开单元)的数量。在示例实施例中，当存储器单元的阈值电压由于电荷损失而改变时，基于第二参考值vref2确定的断开单元的数量可以小于第二参考数量。第二参考数量表明如下存储器单元的数量：所述存储器单元中的每一个具有比第二参考电压vref2高的阈值电压，并且来自在电荷损失之前具有第三编程状态p3的存储器单元。第一和第二参考数量还可以分别被称作第一参考计数和第二参考计数。在操作s122中，非易失性存储器系统100可以基于单元计数操作的结果，确定源块的错误类型。例如，如上所述，非易失性存储器系统100可以通过使用第一和第二参考电压vref1和vref2中的一个来执行单元计数操作，并可以确定通过将单元计数结果与第一或者第二参考值进行比较而生成的错误是由于读取干扰导致的错误还是由于电荷损失而导致的错误。在一些示例实施例中，非易失性存储器系统100可以通过使用第一和第二参考电压vref1和vref2来执行单元计数操作，并可以基于单元计数结果来确定错误是由于读取干扰导致的错误还是由于电荷损失而导致的错误。在一些示例实施例中，非易失性存储器系统100可以通过使用第一和第二参考电压vref1或者vref2中的一个来执行一次单元计数操作。例如，非易失性存储器系统100可以通过使用第一参考电压vref1来执行单元计数操作，并可以基于单元计数结果来确定错误是否是由于读取干扰而导致的错误。当错误不是由于读取干扰而导致的错误(即，当计数的值不小于第一参考值)时，非易失性存储器系统100可以在无需额外的单元计数操作的情况下将该错误确定为是由于电荷损失而导致的错误。可替换地，在一些示例实施例中，非易失性存储器系统100可以通过使用第二参考电压vref2来执行单元计数操作，并可以基于单元计数结果来确定该错误是否是由于电荷损失而导致的错误。当错误不是由于电荷损失而导致的错误(即，当计数的值不小于第二参考值)时，非易失性存储器系统100可以将该错误确定为是由于读取干扰而导致的错误。可替换地，在一些示例实施例中，非易失性存储器系统100可以通过使用第一和第二参考电压vref1和vref2这两者来执行单元计数操作，并可以基于哪个单元计数更大，来确定错误是由于读取干扰还是由于电荷损失而导致的错误。图12至14是用于描述图9的操作方法的操作s130和操作s140的时序图。为了便于描述，假定非易失性存储器系统100的读取操作在读取密集的情况下被执行。即，假定非易失性存储器系统100基于外部设备的请求，重复执行读取操作。此外，假定关于一个源块的回收操作包含第一至第四子操作s01至s04。即，相对于一个源块执行第一至第四子操作s01至s04可以意味着完成了关于一个源块的回收操作。首先，参考图1、9和12，非易失性存储器系统100可以选择源块。非易失性存储器系统100可以基于选择的源块的错误类型来调整回收策略。在示例实施例中，回收策略可以包含各要素，诸如回收速度、回收执行时段、读取计数间隔和子操作单位。当源块的错误类型被确定为是读取干扰错误时，非易失性存储器系统100可以调整回收策略，使得在每个第一读取计数间隔rci1执行子操作。例如，如图12的第一部分中所示，在从选择源块时的时间点起的第一读取计数间隔rci1之后，可以执行第一子操作s01。执行第一子操作s01，并且可以在另一个第一读取计数间隔rci1之后执行第二子操作s02。即，非易失性存储器系统100可以在各第一读取计数间隔rci1之后，执行第一至第四子操作s01至s04中的每一者。在第一回收执行时段rp1期间，可以完全执行对选择的源块的回收操作。在示例实施例中，读取计数间隔(rci)可以表明根据外部设备的请求的在两个相邻的子操作之间的读取操作的数量。当源块的错误类型被确定为是由于电荷损失而导致的错误时，非易失性存储器系统100可以调整回收策略，使得在每个大于第一读取计数间隔rci1的第二计数间隔rci2执行子操作。例如，如图12的第二部分中所示，在从选择源块时的时间点起的第二读取计数间隔rci2之后，可以执行第一子操作s01。可以执行第一子操作s01，并且可以在另一个第二读取计数间隔rci2之后执行第二子操作s02。即，非易失性存储器系统100可以在各第二读取计数间隔rci2之后，执行第一至第四子操作s01至s04中的每一者。在第二回收执行时段rp2期间，可以完全执行对选择的源块的回收操作。如图12中所示，第二读取计数间隔rci2可以大于第一读取计数间隔rci1，并且第二回收执行时段rp2可以大于第一回收执行时段rp1。即，当由于电荷损失而导致的错误包含在源块中时，非易失性存储器系统100可以增加执行回收操作的子操作的间隔。接下来，将参考图1和13来描述根据示例实施例的效果。为了便于描述并易于示出，可以假定第一至第三存储器块blk1至blk3包含由于电荷损失而导致的错误，并且在特定时间或者特定时间段期间，第一至第三存储器块blk1至blk3被选择为源块。图13的第一部分是示出根据相关技术的回收操作的时序图，并且图13的第二部分是示出根据示例实施例的回收操作的时序图。参考图1和13，包含由于电荷损失而导致的错误的第一至第三存储器块blk1至blk3可以被选择为源块。非易失性存储器系统100可以依次相对于第一至第三存储器块blk1至blk3执行回收操作。在示例实施例中，相对于第一存储器块blk1的回收操作可以包含子操作s011至s014，相对于第二存储器块blk2的回收操作可以包含子操作s021至s024，并且相对于第三存储器块blk3的回收操作可以包含子操作s031至s034。如图13的第一部分中所示，因为在相关技术中不调整回收策略，所以相关技术的非易失性存储器系统可以在每个第一读取计数间隔rci1相对于每个块执行回收操作的子操作。即，可以执行相对于第一存储器块blk1的子操作s011，并且可以在第一读取计数间隔rci1之后执行子操作s012。此外，可以执行相对于第二存储器块blk2的子操作s021，并且可以在第一读取计数间隔rci1之后执行子操作s022。类似地，可以在各第一读取计数间隔rci1之后，执行子操作s011至s014、s021至s024和s031至s034中的每一者。此时，相对于第一至第三存储器块blk1至blk3的回收操作可能执行得彼此重叠，因此，非易失性存储器系统的性能可能会降低。另一方面，如图13的第二部分中所示，根据示例实施例的非易失性存储器系统100可以将执行子操作的间隔调整至比第一读取计数间隔rci1大的第二读取计数间隔rci2。即，可以执行相对于第一存储器块blk1的子操作s011，并且可以在第二读取计数间隔rci2之后执行子操作s012。此外，可以执行相对于第二存储器块blk2的子操作s021，并且可以在第二读取计数间隔rci2之后执行子操作s022。类似地，可以在各第二读取计数间隔rci2之后，执行子操作s011至s014、s021至s024和s031至s034中的每一者。如图13中所示，根据示例实施例的非易失性存储器系统100可以增加在回收操作期间相对于包含由于电荷损失而导致的错误的源块执行子操作的间隔，因而，使非易失性存储器系统100的总体性能降低最小化。更详细而言，当选择了包含由于电荷损失而导致的错误的多个源块时，根据示例实施例的非易失性存储器系统100可以执行子操作，其数量少于相关技术的非易失性存储器系统在相同时间期间的子操作的数量。子操作的数量少可能意味着根据外部设备的请求的读取操作被进一步执行。子操作的数量可以与在相同时间期间根据外部设备的请求的读取操作的数量成反比。即，当选择了包含由于电荷损失而导致的错误的多个源块时，根据示例实施例的非易失性存储器系统100可以执行读取操作，其数量少于相关技术的非易失性存储器系统中在相同时间期间基于外部设备的请求的读取操作的数量，因而，改善了非易失性存储器系统100的性能。接下来，参考图1和14，非易失性存储器系统100可以选择源块。非易失性存储器系统100可以基于选择的源块的错误类型来调整回收策略。在示例实施例中，与图12的示例实施例不同，在图14的示例实施例中，非易失性存储器系统100可以调整子操作单位。在示例实施例中，子操作单位可以表明当执行一次子操作时要处理的数据量。例如，当源块的错误类型被确定为是由于读取干扰而导致的错误时，非易失性存储器系统100可以相对于一个源块执行第一至第四子操作s01至s04。可以在各特定读取计数间隔rci之后，执行第一至第四子操作s01至s04中的每一者。当相对于包含由于读取干扰而导致的错误的一个源块执行第一至第四子操作s01至s04时，可以完成相对于一个源块的回收操作。此时，可以在第一回收执行时段rp1期间执行相对于一个源块的回收操作。相比之下，当源块的错误类型被确定为是由于电荷损失而导致的错误时，非易失性存储器系统100可以相对于一个源块执行第一至第八子操作s01’至s08’。可以在各特定读取计数间隔rci之后执行子操作s01’至s08’中的每一者。即，当相对于一个源块执行了第一至第八子操作s01’至s08’时，可以完成相对于一个源块的回收操作。可以在第二回收执行时段rp2期间执行关于一个源块的回收操作。在示例实施例中，图14的第一部分中示出的子操作s01至s04的每个操作单元可以不同于图14的第二部分中示出的子操作s01’至s08’的每个操作单元。例如，假定源块包含8条页面数据。在这种情况下，图14中的第一部分的子操作s01至s04中的每一者可以包含读取两条页面数据的操作；以及将两条读取页面数据编程在目的地块中的操作。另一方面，图14中的第二部分的子操作s01’至s08’中的每一者可以包含从源块读取一条页面数据的操作；以及将该条读取页面数据编程在目的地块中的操作。即，非易失性存储器系统100可以基于错误类型来调整子操作单位，因而，防止了非易失性存储器系统100的性能降低，如参考图13描述的那样。如上所述，根据示例实施例的非易失性存储器系统100可以基于源块的错误类型来调整回收策略。即使同时选择了源块，也可以使性能降低最小化。因此，可以提供其性能和可靠性得到改善的非易失性存储器系统。图15是示出根据示例实施例的非易失性存储器设备110的操作方法的流程图。参考图1和15，在操作s210中，非易失性存储器系统100可以选择源块。在操作s220中，非易失性存储器系统100可以通过使用至少一个参考电压来对源块执行单元计数操作。例如，如参考图10和11描述的那样，非易失性存储器系统100可以通过使用第一参考电压vref1或者第二参考电压vref2来执行单元计数操作。可替换地，在一些示例实施例中，非易失性存储器系统100可以使用第一参考电压vref1和第二参考电压vref2这两者来执行单元计数操作。在操作s230中，非易失性存储器系统100可以基于单元计数操作的结果，对源块执行回收操作。例如，如参考图10至13描述的那样，非易失性存储器系统100可以通过单元计数操作来确定源块的错误类型。非易失性存储器系统100可以基于源块的错误类型来控制回收操作。在示例实施例中，根据示例实施例的错误类型确定方法可以是示例，并且发明构思的实施例可以不限于此。例如，非易失性存储器系统100可以管理存储器块的编程时间，并且可以基于源块的编程时间来确定错误类型(即由于电荷损失而导致的错误类型的种类)。即，当选择的源块的编程时间与当前时间之间的差异(例如编程经过时间)大于或者等于参考时间时，非易失性存储器系统100可以将选择的源块的错误类型确定为由于电荷损失而导致的错误，并且可以基于参考图1至15描述的操作方法来执行回收操作。可替换地，非易失性存储器系统100可以管理擦除之后关于多个存储器块中的每一个的读取计数，并且可以基于读取计数来确定错误类型(即由于读取干扰而导致的错误类型的种类)。即，当读取计数大于或者等于一频率时，非易失性存储器系统100可以确定选择的源块的错误，并且可以基于参考图1至15描述的操作方法来执行回收操作。图16是示出根据示例实施例的非易失性存储器系统的操作方法的流程图。参考图1和16，在操作s310中，非易失性存储器系统100可以选择源块。在操作s320中，非易失性存储器系统100可以确定(一个或多个)源块的数量。例如，在操作s310中，非易失性存储器系统100可以确定选择的源块的数量。可替换地，非易失性存储器系统100可以确定选择的源块和每个经历回收操作的源块的数量。在操作s330中，非易失性存储器系统100可以基于确定结果来调整回收策略。例如，当确定的源块的数量大于或者等于参考值时，这可能意味着如下源块的数量是两个或更多：所述源块中的每一个中同时(或者并行)执行回收操作。在这种情况下，非易失性存储器系统100可以调整回收策略，正如参考图1至14描述地调整回收策略那样，其包含由于电荷损失而导致的错误。可替换地，当确定的源块的数量不大于或者等于参考值时，非易失性存储器系统100可以调整回收策略，正如参考图1至14描述地调整回收策略那样，其包含读取干扰损失错误。之后，非易失性存储器系统100可以执行操作s340的操作。操作s340的操作可以类似于图9的操作s140的操作，因此省略对其的详细描述。如上所述，根据示例实施例的非易失性存储器系统100可以基于源块的数量来调整回收策略。即，即使在特定时间或者特定时间段期间选择了多个源块，非易失性存储器系统100也可以执行回收操作且同时将其性能降低最小化。因此，可以提供具有改善的性能和可靠性的非易失性存储器系统。图17是示出根据示例实施例的非易失性存储器设备中包含的存储器块的第一存储器块的电路图。在示例实施例中，参考图17来描述三维结构的第一存储器块blk1。然而，示例实施例不限于此，并且其他存储器块也可以具有类似于第一存储器块blk1的结构。参考图17，第一存储器块blk1可以包含多个单元串cs11、cs12、cs21和cs22。单元串cs11、cs12、cs21和cs22可以沿着行方向和列方向布置，并且可以形成行和列。单元串cs11、cs12、cs21和cs22中的每一者可以包含多个单元晶体管。单元串cs11、cs12、cs21和cs22中的每一者可以包含串选择晶体管ssta和sstb；多个存储器单元mc1至mc8；接地选择晶体管gsta和gstb；以及伪存储器单元dmc1和dmc2。在示例实施例中，单元串cs11、cs12、cs21和cs22中包含的每个存储器单元可以是电荷捕获闪存(chargetrapflash，ctf)存储器单元。多个存储器单元mc1至mc8可以串行连接，并且可以在高度方向上堆叠，所述高度方向是与由行方向和列方向限定的平面垂直的方向。串选择晶体管ssta和sstb可以串行连接，并可以布置在存储器单元mc1至mc8与位线bl之间。接地选择晶体管gsta和gstb可以串行连接，并可以布置在存储器单元mc1至mc8与共同源极线csl之间。在示例实施例中，第一伪存储器单元dmc1可以布置在存储器单元mc1至mc8与接地选择晶体管gsta和gstb之间。在示例实施例中，第二伪存储器单元dmc2可以布置在存储器单元mc1至mc8与串选择晶体管ssta和sstb之间。单元串cs11、cs12、cs21和cs22的接地选择晶体管gsta和gstb可以共同连接至接地选择线gsl。在示例实施例中，相同行中的接地选择晶体管可以连接至相同的接地选择线，并且不同行中的接地选择晶体管可以连接至不同的接地选择线。例如，第一行中的单元串cs11和cs12的第一接地选择晶体管gsta可以连接至第一接地选择线，并且第二行中的单元串cs21和cs22的第一接地选择晶体管gsta可以连接至第二接地选择线。在示例实施例中，在从基底起相同的高度提供的接地选择晶体管可以连接至相同的接地选择线，并且在不同高度提供的接地选择晶体管可以连接至不同的接地选择线。例如，单元串cs11、cs12、cs21和cs22的第一接地选择晶体管gsta可以连接至第一接地选择线，并且其第二接地选择晶体管gstb可以连接至第二接地选择线。放置在从基底起相同高度的存储器单元(或者接地选择晶体管gsta和gstb)可以共同连接至相同的字线，并且放置在从基底起不同高度的存储器单元可以连接至不同的字线。例如，单元串cs11、cs12、cs21和cs22的存储器单元mc1至mc8可以分别共同连接至第一至第八字线wl1至wl8。来自相同高度处的第一串选择晶体管ssta的属于相同行的串选择晶体管可以连接至相同的串选择线，并且属于不同行的串选择晶体管可以连接至不同的串选择线。例如，第一行中的单元串cs11和cs12的第一串选择晶体管ssta可以共同连接至串选择线ssl1a，并且第二行中的单元串cs21和cs22的第一串选择晶体管ssta可以共同连接至串选择线ssl2a。同样，来自相同高度处的第二串选择晶体管sstb的属于相同行的串选择晶体管可以连接至相同的串选择线，并且不同行中的串选择晶体管可以连接至不同的串选择线。例如，第一行中的单元串cs11和cs12的第二串选择晶体管sstb可以共同连接至串选择线ssl1b，并且第二行中的单元串cs21和cs22的第二串选择晶体管sstb可以共同连接至串选择线ssl2b。相同行中的单元串的串选择晶体管可以共同连接至相同的串选择线。例如，第一行中的单元串cs11和cs12的第一和第二串选择晶体管ssta和sstb可以共同连接至相同的串选择线。第二行中的单元串cs21和cs22的第一和第二串选择晶体管ssta和sstb可以共同连接至相同的串选择线。在示例实施例中，相同高度处的伪存储器单元可以与相同的伪字线连接，并且不同高度处的伪存储器单元可以与不同的伪字线连接。例如，第一伪存储器单元dmc1可以连接至第一伪字线dwl1，并且第二伪存储器单元dmc2可以连接至第二伪字线dwl2。在示例实施例中，图16中所示的第一存储器块blk1可以是示例。例如，单元串的数量可以增加或减少，并且单元串的行的数量和单元串的列的数量可以根据单元串的数量而增加或减少。此外，在第一存储器块blk1中，单元串(gst、mc、dmc、sst等)的数量可以增加或减少，并且第一存储器块blk1的高度可以根据单元串的数量而增加或减少。此外，与单元晶体管连接的行(gsl、wl、dwl、ssl等)的数量可以根据单元串(gst、mc、dmc、sst等)的数量而增加或减少。图18是示出根据示例实施例的包含非易失性存储器系统的存储卡系统的框图。在示例实施例中，图18的存储卡系统1000可以根据参考图1至16描述的非易失性存储器系统的操作方法来操作。参考图18，存储卡系统1000可以包含控制器1100、非易失性存储器(nvm)1200和连接器1300。控制器1100可以连接至非易失性存储器1200。控制器1100可以被配置为访问非易失性存储器1200。例如，控制器1100可以是适配为控制非易失性存储器1200的总体操作的至少一个微处理器，所述总体操作包含读取操作、写入操作、擦除操作和背景操作。背景操作可以包含以下操作：损耗均衡管理、垃圾收集等。控制器1100可以在非易失性存储器1200与主机之间提供接口。控制器1100可以实现为驱动用于控制非易失性存储器1200的固件。在示例实施例中，控制器1100可以包含各组件，诸如但不限于ram、中央处理单元、主机接口、存储器接口和纠错单元。控制器1100可以通过连接器1300与外部设备通信。控制器1100可以基于特定通信协议与外部设备(例如主机)通信。例如，控制器1100可以通过各种通信协议中的至少一者与外部设备通信，所述通信协议诸如但不限于通用串行总线(usb)、多媒体卡(mmc)、emmc(嵌入式mmc)、外围组件互连(pci)、高速pci(pci-e)、高级技术附件(ata)、串行ata、并行ata、小型计算机小接口(scsi)、增强型小型磁盘接口(esdi)、集成驱动电子设备(ide)、火线、通用闪存存储(ufs)、高速非易失性存储器(nvme)等。非易失性存储器1200可以由多种非易失性存储器设备实现，诸如但不限于电可擦除和可编程rom(eeprom)、nand闪存存储器、nor闪存存储器、相变ram(pram)、电阻式ram(reram)、铁电ram(fram)和自旋转矩磁ram(spin-torquemagneticram，stt-mram)等。在示例实施例中，控制器1100和非易失性存储器1200可以集成在单个半导体设备中。在示例实施例中，控制器1100和非易失性存储器1200可以集成在单个半导体设备中，以形成固态驱动器(ssd)。控制器1100和非易失性存储器1100可以集成在单个半导体设备中，以构成存储卡。例如，控制器1100和非易失性存储器1200可以集成在单个半导体设备中，以组成存储卡，诸如个人计算机存储卡国际协会(personalcomputermemorycardinternationalassociation，pcmcia)卡、紧凑闪存卡(cf)、智能媒体卡(例如sm或者smc)、存储棒、多媒体卡(例如mmc、rs-mmc、mmcmicro和emmc)、sd卡(例如sd、迷你sd、微sd和sdhc)、通用闪存存储(ufs)等。非易失性存储器1200或者存储卡系统1000可以用多种类型的封装来装载。例如，非易失性存储器1200或者存储卡系统1000可以用如下各项封装并装载：封装、封装上封装(packageonpackage，pop)、球栅阵列(bga)、芯片尺寸封装(csp)、塑料引线芯片载体(plcc)、塑料双列直插式封装(pdip)、华夫包的裸片(dieinwafflepack)、晶片形式的裸片(dieinwaferpack)、板上芯片(cob)、陶瓷双列直插式封装(cerdip)、塑料公制四方扁平封装(mqfp)、小尺寸集成电路(soic)、紧缩小尺寸封装(ssop)、薄型小尺寸封装(tsop)、薄型四方扁平封装(tqfp)、系统级封装(sip)、多芯片封装(mcp)、晶片级制造的封装(wfp)、晶片级处理的堆叠封装(wsp)等。图19是示出根据示例实施例的包含非易失性存储器系统的固态驱动器(ssd)的框图。在示例实施例中，图19的ssd系统2000可以根据参考图1至16描述的非易失性存储器系统的操作方法来操作。参考图19，固态驱动器(ssd)系统2000可以包含主机2100和ssd2200。ssd2200可以通过信号连接器2001与主机2100交换信号sig，并且可以通过电力连接器2002被供给电力pwr。ssd2200可以包含ssd控制器2210、多个非易失性存储器(nvm)2221至222n、辅助电源2230和缓冲存储器2240。ssd控制器2210可以响应于来自主机2100的信号，控制非易失性存储器(nvm)2221至222n。非易失性存储器(nvm)2221至222n可以是闪存存储器，并且可以响应于ssd控制器2210的控制来执行编程操作。辅助电源2230可以经由电力连接器2002连接至主机2100。辅助电源设备2230可以从主机2100接收电力pwr，并可以用接收的电力pwr充电。当电力没有从主机2100顺利供应时，辅助电源设备2230可以向ssd2200供应辅助电力。辅助电源2230可以置于ssd2200的内侧或者外侧。例如，辅助电源设备2230可以被放在主板或者分开的印制电路板上，以向ssd2200供应辅助电力。缓冲存储器2240可以充当ssd2200的缓冲存储器。例如，缓冲存储器2240可以临时存储从主机2100或者从闪存存储器2221至222n接收的数据，或者可以临时存储闪存存储器2221至222n的元数据(例如映射表)。缓冲存储器2240可以包含诸如dram、sdram、ddrsdram、lpddrsdram、sram等易失性存储器，或者诸如fram、reram、stt-mram、pram等非易失性存储器。图20是示出根据示例实施例的包含非易失性存储器系统的电子系统的配置的框图。在示例实施例中，电子系统3000可以用数据处理设备实现，该数据处理设备能够使用或者支持由移动产业处理器接口(mipi)联盟提供的接口。在示例实施例中，电子系统3000可以用以下形式实现：诸如便携式通信终端、个人数字助理(pda)、便携式多媒体播放器(pmp)、智能电话、或者可穿戴设备。参考图20，电子系统3000可以包含应用处理器3100、显示器3220和图像传感器3230。应用处理器3100可以包含主digrf3110、显示器串行接口(dsi)主机3120、相机串行接口(csi)主机3130和物理层3140。dsi主机3120可以通过dsi与显示器3220的dsi设备3225通信。在示例实施例中，光学串行器(serializer)ser可以在dsi主机3120中实现。在示例实施例中，光学解串器(deserializer)des可以在dsi设备3225中实现。csi主机3130可以通过csi与图像传感器3230的csi设备3235通信。在示例实施例中，光学解串器des可以在csi主机3130中实现。在示例实施例中，光学串行器可以在csi设备3235中实现。电子系统3000还可以包含射频(rf)芯片3240，用于与应用处理器3100通信。rf芯片3240可以包含物理层3242、从digrf3244和天线3246。在示例实施例中，rf芯片3240的物理层3242与应用处理器3100的物理层3140可以通过由mipi联盟提供的digrf接口来彼此交换数据。电子系统3000还可以包含工作存储器3250和嵌入式/卡存储3255。工作存储器3250和嵌入式/卡存储3255可以存储从应用处理器3100接收的数据。工作存储器3250和嵌入式/卡存储3255可以将其中存储的数据提供给应用处理器3100。工作存储器3250可以临时存储数据，该数据已由或者将由应用处理器3100处理。工作存储器3250可以包含诸如闪存存储器、pram、mram、reram、或者fram的非易失性存储器，或者诸如sram、dram、或者sdram的易失性存储器。嵌入式/卡存储3255可以存储数据而不管电源如何。在示例实施例中，嵌入式/卡存储3255可以遵守ufs接口协议。然而，发明构思的精神和范围可以不限于此。在示例实施例中，嵌入式/卡存储3255可以包含参考图1至18描述的非易失性存储器系统。嵌入式/卡存储3255可以基于参考图1至16描述的操作方法来执行回收操作。电子系统3000可以通过通信模块与外部系统通信，所述通信模块诸如全球微波接入互通(wimax)3260、无线局域网(wlan)3262和超宽带(uwb)3264等。电子系统3000还可以包含扬声器3270和麦克风3275，用于处理声音信息。电子系统3000还可以包含全球定位系统(gps)设备3280，用于处理位置信息。电子系统3000还可以包含桥接芯片3290，用于管理外围设备之间的连接。在示例实施例中，非易失性存储器设备(nvm)可以包含3维存储器阵列。3维存储器阵列可以整体形成在具有活跃区域的存储器单元阵列的一个或多个物理层级中，所述存储器单元阵列安置在与硅基底和存储器单元的操作相关的电路中。与存储器单元的操作相关的电路可以位于基底中或者基底上。术语“整体”可以意味着3维阵列中每个层级的层以3维阵列直接沉积在下层级的层上。根据示例性实施例，3维存储器阵列可以具有垂直方向特性，并且可以包含其中至少一个存储器单元位于另一存储器单元上的垂直nand串。至少一个存储器单元可以包含电荷捕获层。每个垂直nand串可以包含位于存储器单元之上的至少一个选择晶体管。至少一个选择晶体管具有与存储器单元相同的结构，并且与存储器单元一起整体形成。通过引用合并在此的以下专利文档描述了三维存储器阵列的适当配置：美国专利第7,679,133号、第8,553,466号、第8,654,587号、第8,559,235号、以及美国专利公开第2011/0233648号，其中三维存储器阵列被配置为多个层级，在层级之间共享字线和/或位线。根据示例实施例，非易失性存储器系统可以相对于源块执行回收操作，因而，改善了非易失性存储器系统的可靠性。在这种情况下，非易失性存储器系统可以基于源块的错误类型来调整回收策略，因而，防止了性能由于回收操作而降低。因此，可以提供可靠性和性能得到改善的非易失性存储器系统。示例实施例提供一种非易失性存储器系统的操作方法，该易失性存储器系统通过基于源块的错误类型来调整回收策略而具有改善的性能和可靠性。已参考示例实施例描述了发明构思，但本领域的技术人员将会清楚，在不脱离发明构思的精神和范围内，可以做出各种改变和修改。因此，应该理解的是以上示例实施例不是限制性的，并且要理解，技术价值实质上会影响发明构思的等同范围。当前第1页12当前第1页12