技术总结
本公开涉及一种感测放大器使能信号生成电路，包括耦合至存储器的虚拟位线的输入端。电压比较器电路将该虚拟位线上的电压与阈值电压进行比较并在该电压下降低于这个阈值电压时生成输出信号。多位计数器电路响应于该输出信号计数一个计数值。上拉电路响应于该输出信号对该虚拟位线上的该电压进行上拉。计数比较器电路将该计数值与计数阈值进行比较并在该计数值等于该计数阈值时生成感测放大器使能信号。
技术研发人员：K·J·多里;V·库玛;A·库玛
受保护的技术使用者：意法半导体国际有限公司
文档号码：201720409517
技术研发日：2017.04.18
技术公布日：2018.01.12