半导体存储器件的检测方法与流程
本发明涉及半导体存储技术领域，尤其涉及一种半导体存储器件的检测方法。
背景技术：
在高速数据传输过程中如dram和cpu之间的数据传输，为了保持信号的完整性，阻抗匹配变得越来越重要，因此需要高精度的输出端口；其中，dram是dynamicrandomaccessmemory的简称，中文名称为动态随机存取存储器，cpu是centralprocessingunit的简称，中文名称为中央处理器。
然而，输出端口的输出阻抗会随着制造工艺，应用环境如电压，温度等因素变化而变化。因此，dram需要采用具有高精度且阻抗可调节功能的输出端口，通常这个调整阻抗的过程叫做zq校准(zqcalibration)，对应的电路是zq校准电路。对dram的阻抗端点(简称zq端点)状态的判断，只能判断zq端点和参考电阻连接正常，zq端点短路到电源或者是地，或者断路造成zq端点悬空这几种情况。
因此，如何判断更为复杂的zq端点的情况，是本领域技术人员急需要解决的技术问题。
在背景技术中公开的上述信息仅用于加强对本发明的背景的理解，因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
技术实现要素：
本发明实施例提供了一种半导体存储器件的检测方法，以至少解决现有技术中的以上技术问题。
为达到上述目的，本发明实施例提供了一种半导体存储器件的检测方法，半导体存储器件包括：电阻单元和参考电阻，两者在阻抗端点串联，所述参考电阻的一端接地，所述电阻单元连接电源；
所述检测方法包括如下步骤：
第一阶段：
参考电压提供单元向第一比较器提供第一参考电压，其中，所述第一参考电压是所述电阻单元的阻值为期望的最大值情况下所述阻抗端点的电压；
所述第一比较器获取所述阻抗端点的第一电压，其中，所述阻抗端点的第一电压是所述电阻单元的阻值为实际的最大值的情况下所述阻抗端点的电压；
所述第一比较器比较所述第一电压与所述第一参考电压，得到第一比较结果；以及
第二阶段：
所述参考电压提供单元向所述第一比较器提供第二参考电压，其中，所述第二参考电压是所述电阻单元的阻值为期望的最小值情况下所述阻抗端点的电压；
所述第一比较器获取所述阻抗端点的第二电压，其中，所述阻抗端点的第二电压是所述电阻单元的阻值为实际的最小值的情况下所述阻抗端点的电压；
所述第一比较器比较所述第二电压与所述第二参考电压，得到第二比较结果；以及
根据第一比较结果和第二比较结果，判断所述电阻单元阻值的实际调节范围的状态。
本发明实施例还提供了一种半导体存储器件的检测方法，半导体存储器件包括：电阻单元和参考电阻，两者在阻抗端点串联，所述参考电阻的一端连接电源，所述电阻单元接地；
所述检测方法包括如下步骤：
第一阶段：参考电压提供单元向第一比较器提供第一参考电压，其中，所述第一参考电压是所述电阻单元的阻值为期望的最小值情况下所述阻抗端点的电压；
所述第一比较器获取所述阻抗端点的第一电压，其中，所述阻抗端点的第一电压是所述电阻单元的阻值为实际的最小值的情况下所述阻抗端点的电压；
所述第一比较器比较所述第一电压与所述第一参考电压，得到第一比较结果；以及
第二阶段：
所述参考电压提供单元向所述第一比较器提供第二参考电压，其中，所述第二参考电压是所述电阻单元的阻值为期望的最大值情况下所述阻抗端点的电压；
所述第一比较器获取所述阻抗端点的第二电压，其中，所述阻抗端点的第二电压是所述电阻单元的阻值为实际的最大值的情况下所述阻抗端点的电压；
所述第一比较器比较所述第二电压与所述第二参考电压，得到第二比较结果；以及
根据第一比较结果和第二比较结果，判断所述电阻单元阻值的实际调节范围的状态。
本发明实施例的半导体存储器件的检测方法，通过设置第一参考电压和第二参考电压，找到了所述电阻单元的阻值在期望的最小值和期望的最大值之间时，阻抗端点的电压所在的区间，通过对第一电压和第二电压是否在这个区间内的判断，可以实现对电阻单元的实际调节范围的状态的判断，为对电阻单元的实际调节范围有精确性要求的电路的提供了条件。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1为使用本发明实施例的检测方法中提供的半导体存储器件的电路连接示意图；
图2为本发明实施例的半导体存储器件的检测方法的步骤流程图；
图3为图1所示的半导体存储器件的一个时钟周期的示意图；
图4为图1所示的半导体存储器件的另一个时钟周期的示意图；
图5为图1所示的半导体存储器件的检测电路的参考电压提供单元的电路图；
图6为图1所示的半导体存储器件中的电阻单元的示意图；
图7为图1所示的半导体存储器件中的译码单元的示意图；
图8为使用本发明实施例的检测方法的另一半导体存储器件的电路连接示意图。
附图标号说明：
100电阻单元，
200参考电阻，
300阻抗端点，
400参考电压提供单元，
410参考电压提供单元的第一输出端，
420参考电压提供单元的第二输出端，
510第一比较器，
511a第一比较器的同相输入端，
511b第一比较器的反相输入端，
512第一比较器的输出端，
520第二比较器，
521a第二比较器的同相输入端，
521b第二比较器的反相输入端，
522第二比较器的输出端，
600译码单元，
610译码器，
620寄存器，
711第一上拉电阻电路，
712第二上拉电阻电路，
721下拉电阻电路，
811第一下拉电阻电路，
812第二下拉电阻电路，
821上拉电阻电路。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第二”、“第三”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的现有技术技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第二特征在第三特征之“上”或之“下”可以包括第二和第三特征直接接触，也可以包括第二和第三特征不是直接接触而是通过它们之间的另外的特征接触。而且，第二特征在第三特征“之上”、“方”和“上面”包括第二特征在第三特征正上方和斜上方，或仅仅表示第二特征水平高度高于第三特征。第二特征在第三特征“之下”、“下方”和“下面”包括第二特征在第三特征正上方和斜上方，或仅仅表示第二特征水平高度小于第三特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域现有技术技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例一
本发明实施例一提供了一种半导体存储器件的检测方法，如图1所示，半导体存储器件包括电阻单元100和参考电阻200，两者在阻抗端点300串联，参考电阻200的一端接地，电阻单元100连接电源。
半导体存储器件还包括参考电压提供单元400、第一比较器510第二比较器520。
参考电压提供单元400包括第一输出端410和第二输出端420。第一比较器的同相输入端511a连接阻抗端点，反相输入端511b连接参考电压提供单元的第一输出端410。第二比较器的同相输入端521a连接阻抗端点，反相输入端521b连接参考电压提供单元的第二输出端420。参考电压提供单元的第一输出端410用于向第一比较器的反相输入端511b提供参考电压，参考电压提供单元的第二输出端420用于向第二比较器的反相输入端521b提供参考电压。
如图2所示，检测方法包括如下步骤：
步骤s10：第一阶段：
如图3所示，参考电压提供单元向第一比较器提供第一参考电压，具体为参考电压提供单元的第一输出端410向第一比较器的反相输入端511b提供第一参考电压，其中，第一参考电压是电阻单元的阻值为期望的最大值情况下阻抗端点的电压；
第一比较器获取阻抗端点的第一电压，具体为第一比较器的同相输入端511a获取阻抗端点的第一电压，其中，阻抗端点的第一电压是电阻单元的阻值为实际的最大值的情况下阻抗端点的电压；
第一比较器比较第一电压与第一参考电压，得到第一比较结果；以及
步骤s20：第二阶段：
如图4所示，参考电压提供单元向第一比较器提供第二参考电压，具体为参考电压提供单元的第一输出端410向第一比较器的反相输入端511b提供第二参考电压，其中，第二参考电压是电阻单元的阻值为期望的最小值情况下阻抗端点的电压；
第一比较器获取阻抗端点的第二电压，具体为第一比较器的同相输入端511a获取阻抗端点的第二电压，其中，阻抗端点的第二电压是电阻单元的阻值为实际的最小值的情况下阻抗端点的电压；
第一比较器比较第二电压与第二参考电压，得到第二比较结果；以及
步骤s30：根据第一比较结果和第二比较结果，判断电阻单元阻值的实际调节范围的状态。
本发明实施例的半导体存储器件的检测方法，通过将第一参考电压设置为是电阻单元的阻值为期望的最大值情况下阻抗端点的电压，将第二参考电压设置为电阻单元的阻值为期望的最小值情况下阻抗端点的电压，找到了电阻单元的阻值在期望的最小值和期望的最大值之间时，阻抗端点的电压所在的区间，通过对第一电压和第二电压是否在这个区间内的判断，可以实现对电阻单元的实际调节范围的状态的判断，为对电阻单元的实际调节范围有精确性要求的电路的提供了条件。
需要说明的是，在本发明实施例的半导体存储器件的检测方法中，第一阶段和第二阶段的表达不用于说明时间上的先后顺序，第一阶段和第二阶段在时间上的先后顺序，可以是先进行第一阶段再进行第二阶段，还可以是先进行第二阶段再进行第一阶段。
如图1所示，参考电阻一端接地，电阻单元一端连接电源，参考电阻的阻值用r0表示，电阻单元的阻值r用表示，电源电压用vdd表示。
第一阶段：第一参考电压用vref1用表示，
第二阶段，第二参考电压用vref2表示，
判断电阻单元阻值的实际调节范围的状态的步骤包括：
当第一电压大于第一参考电压，且第二电压小于第二参考电压时，即v1>vref1，且v2<vref2时，带入公式，则r期望min<r实际min≤r≤r实际max<r期望max，即电阻单元的实际调节范围在预设调节范围内，预设调节范围是电阻单元的阻值期望的最小值和期望的最大值之间。
进一步，第一阶段：如图3所示，参考电压提供单元还向第二比较器提供第三参考电压，具体为参考电压提供单元的第二输出端420向第二比较器的反相输入端521b提供第三参考电压，第三参考电压的电压值vref3小于第一参考电压的电压值vref1；
第二比较器获取阻抗端点的第一电压；
由第二比较器比较第一电压v1与第三参考电压vref3，得到第三比较结果；以及
进而，判断电阻单元阻值的实际调节范围的状态的步骤包括：
当第一电压小于第一参考电压且大于第三参考电压时，即v1<vref1且v1>vref3时，则参考电阻和阻抗端点正常连接，且电阻单元的实际调节范围超出了预设调节范围；
当第一电压小于第一参考电压且小于第三参考电压时，即v1<vref1且v1<vref3时，则阻抗端点短路到地；
当第一电压大于第一参考电压且大于第三参考电压时，即v1>vref1且v1>vref3时，且第二电压小于第二参考电压时，即v2<vref2时，则电阻单元的实际调节范围在预设调节范围内。
同样，第二阶段：如图4所示，参考电压提供单元还向第二比较器提供第四参考电压，具体为参考电压提供单元的第二输出端420向第二比较器的反相输入端521b提供第四参考电压，第四参考电压的电压值vref4大于第二参考电压的电压值vref2；
第二比较器获取阻抗端点的第二电压；
由第二比较器比较第二电压v2与第四参考电压vref4，得到第四比较结果；以及
判断电阻单元阻值的实际调节范围的状态的步骤包括：
当第二电压大于第二参考电压且小于第四参考电压时，即v2>vref2且v2<vref4时，则参考电阻和阻抗端点正常连接，且电阻单元的实际调节范围超出了预设调节范围；
当第二电压大于第二参考电压且大于第四参考电压时，即v2>vref2且v2>vref4时，则阻抗端点短路到电源或悬空；
当第二电压小于第二参考电压且小于第四参考电压时，即v2<vref2且v2<vref4时，且第一电压大于第一参考电压时，即v1>vref1时，则电阻单元的实际调节范围在预设调节范围内。
以半导体存储器件的参考电阻r0的理想值为240欧姆，电阻单元的理想值为480欧姆，电阻单元的预设调节范围是480±30％欧姆，vref3取10％vdd，vref4取90％vdd为示例。阻抗校准电路的目标是尽量将电阻单元校准到理想值480欧姆，可以根据实际需要为电阻单元提供一个允许浮动的范围即预设调节范围是480±30％欧姆。通过判断电阻单元r阻值的实际调节范围r实际min≤r≤r实际max是否在预设调节范围，在的话，通过调整电阻单元r阻值能够达到或尽量接近理想值，不在的话，无论怎样调整电阻单元r阻值接近理想值的程度都不能满足要求。
如图5所示，参考电压提供单元的电路被第一参考电压vref1，第二参考电压vref2，第三参考电压vref3，第四参考电压vref4将从接地和电源电压vdd之间划分的五个区间，分别用区间a，区间b，区间c，区间d，区间e。关于第三参考电压和第四参考电压的取值范围，可以根据实际需要进行选择。作为关于第三参考电压和第四参考电压的示例，第三参考电压可以是电源电压的10％；第四参考电压可以是电源电压的90％。
以先比较v1与vref1，vref3的大小，再比较v2与vref2，vref4的大小为顺序，用列表的方式对本发明实施例的半导体存储器件的检测电路的条件，过程和结论进行展示：
对于图1所示的参考电阻一端接地，电阻单元一端连接电源的情况下，半导体存储器件也具有阻抗校准电路，阻抗校准电路包括第一上拉电阻电路711，第二上拉电阻电路712和下拉电阻电路721；电阻单元是第一上拉电阻。
关于第一上拉电阻的结构，可以采用如图7所示的结构。设置上拉码zqpu<4:0>＝00000时，第一上拉电阻的第一上拉电阻的阻值为实际的最大值；设置上拉码zqpu<4:0>＝11111时，第一上拉电阻的阻值为实际的最小值。
需要说明的是上述第一上拉电阻电路的结构和mon晶体管的数量仅用于示例，可以根据实际需要进行选择。
本发明实施例的半导体存储器件的检测电路，如图1，图3和图4所示，还可以包括译码单元600。关于译码单元的结构，可以采用如图7所示的结构作为一个示例。译码单元包括一个2-4译码器610和寄存器620。第一比较器的输出端512和第二比较器的输出端522与译码器的两个输入端分别连接，译码器的四个输出端与寄存器的四个输入端分别连接。寄存器的作用在于将第一步时钟周期的译码器的四个输出端输出的信号暂存在寄存器内，等待第二步所示时钟周期的译码器的四个输出端的输出的信号后一起输出，根据寄存器的四个输出端输出的信号对电阻单元r的实际调节范围是否在预设调节范围内，及阻抗端点的状态(阻抗端点是否接地，阻抗端点是否短路到电源或悬空，参考电阻和阻抗端点是否正常连接)进行判断。
实施例二
本发明实施例一提供了一种半导体存储器件的检测方法，如图8所示，半导体存储器件包括：电阻单元100和参考电阻200，两者在阻抗端点300串联，参考电阻200的一端连接电源，电阻单元100接地；
参考电压提供单元400；
第一比较器510，第一比较器的同相输入端511a连接阻抗端点，反相输入端511b连接参考电压提供单元的第一输出端410，
第二比较器520，第二比较器的同相输入端521a连接阻抗端点，反相输入端521b连接参考电压提供单元的第二输出端420。
检测方法包括如下步骤：
第一阶段：参考电压提供单元向第一比较器提供第一参考电压，其中，第一参考电压是电阻单元的阻值为期望的最小值情况下阻抗端点的电压；
第一比较器获取阻抗端点的第一电压，其中，阻抗端点的第一电压是电阻单元的阻值为实际的最小值的情况下阻抗端点的电压；
第一比较器比较第一电压与第一参考电压，得到第一比较结果；以及
第二阶段：参考电压提供单元向第一比较器提供第二参考电压，其中，第二参考电压是电阻单元的阻值为期望的最大值情况下阻抗端点的电压；
第一比较器获取阻抗端点的第二电压，其中，阻抗端点的第二电压是电阻单元的阻值为实际的最大值的情况下阻抗端点的电压；
第一比较器比较第二电压与第二参考电压，得到第二比较结果；以及
根据第一比较结果和第二比较结果，判断电阻单元阻值的实际调节范围的状态。
本发明实施例的半导体存储器件的检测方法，通过将第一参考电压设置为是电阻单元的阻值为期望的最大值情况下阻抗端点的电压，将第二参考电压设置为电阻单元的阻值为期望的最小值情况下阻抗端点的电压，找到了电阻单元的阻值在期望的最小值和期望的最大值之间时，阻抗端点的电压所在的区间，通过对第一电压和第二电压是否在这个区间内的判断，可以实现对电阻单元的实际调节范围的状态的判断，为对电阻单元的实际调节范围的状态有要求的电路的精确性提供了条件。
需要说明的是，在本发明实施例的半导体存储器件的检测方法中，第一阶段和第二阶段的表达不用于说明时间上的先后顺序，第一阶段和第二阶段在时间上的先后顺序，可以是先进行步骤第一阶段再进行第二阶段，还可以是先进行第二阶段再进行第一阶段。
如图8所示，参考电阻一端连接电源，电阻单元一端接地，参考电阻的阻值用r0表示，电阻单元的阻值r用表示，电源电压用vdd表示。
第一阶段：第一参考电压用vref1用表示，
第二阶段：第二参考电压用vref2表示，
判断电阻单元阻值的实际调节范围的状态的步骤包括：
当第一电压大于第一参考电压，且第二电压小于第二参考电压时，即v1>vref1，且v2<vref2时，带入公式，则r期望min<r实际min≤r≤r实际max<r期望max，即电阻单元的实际调节范围在预设调节范围内，预设调节范围是电阻单元的阻值期望的最小值和期望的最大值之间。
进一步，第一阶段：参考电压提供单元还向第二比较器提供第三参考电压，第三参考电压的电压值vref3小于第一参考电压的电压值vref1；
第二比较器获取阻抗端点的第一电压；
由第二比较器比较第一电压v实际1与第三参考电压vref1，得到第三比较结果；以及
进而判断电阻单元阻值的实际调节范围的状态的步骤包括：
当第一电压小于第一参考电压且大于第三参考电压时，即v1<vref1且v1>vref3时，则参考电阻和阻抗端点正常连接，且电阻单元的实际调节范围超出了预设调节范围；
当第一电压小于第一参考电压且小于第三参考电压时，即v1<vref1且v1<vref3时，则阻抗端点短路到地；
当第一电压大于第一参考电压且大于第三参考电压时，即v1>vref1且v1>vref3时且第二电压小于第二参考电压时，即v2<vref2时，则电阻单元的实际调节范围在预设调节范围内。
进一步，第二阶段：参考电压提供单元还向第二比较器提供第四参考电压，第四参考电压的电压值vref4大于第二参考电压的电压值vref2；
第二比较器获取阻抗端点的第二电压；
由第二比较器比较第二电压v2与第四参考电压vref4，得到第四比较结果；以及
判断电阻单元阻值的实际调节范围的状态的步骤包括：
当第二电压大于第二参考电压且小于第四参考电压时，即v2>vref2且v2<vref4时，则参考电阻和阻抗端点正常连接，且电阻单元的实际调节范围超出了预设调节范围；
当第二电压大于第二参考电压且大于第四参考电压时，即v2>vref2且v2>vref4时，则阻抗端点短路到电源或悬空；
当第二电压小于第二参考电压且小于第四参考电压时，即v2<vref2且v2<vref4时，且第一电压大于第一参考电压时，即v1>vref1时，则电阻单元的实际调节范围在预设调节范围内。
对于图8所示的参考电阻一端连接电源，电阻单元一端接地的情况下，半导体存储器件也具有阻抗校准电路，阻抗校准电路包括第一下拉电阻电路811，第二下拉电阻电路812和上拉电阻电路821；电阻单元是第一下拉电阻。
本发明实施例的半导体存储器件的检测电路，如图8所示，还可以包括译码单元600。关于译码单元的结构，可以采用如图7所示的结构作为一个示例。译码单元包括一个2-4译码器610和寄存器620。第一比较器的输出端512和第二比较器的输出端522与译码器的两个输入端分别连接，译码器的四个输出端与寄存器的四个输入端分别连接。寄存器的作用在于将第一步时钟周期的译码器的四个输出端输出的信号暂存在寄存器内，等待第二步所示时钟周期的译码器的四个输出端的输出的信号后一起输出，根据寄存器的四个输出端输出的信号对电阻单元r的实际调节范围是否在预设调节范围内，及阻抗端点的状态(阻抗端点是否接地，阻抗端点是否短路到电源或悬空，参考电阻和阻抗端点是否正常连接)进行判断。
以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。
- 还没有人留言评论。精彩留言会获得点赞！