磁阻式随机存取存储器的存储单元及存储单元阵列的制作方法

本发明是有关于一种非易失性存储器，且特别是有关于一种利用负电压来操作的磁阻式随机存取存储器(magnetoresistiverandomaccessmemory，以下简称mram)。

背景技术：

请参照图1，其所示出为已知的mram存储单元示意图。mram存储单元110包括开关晶体管ms与储存元件120，其中储存元件120又被称为磁穿隧接面(magnetictunneljunction，简称mtj)。

mram存储单元110具有三个端点a、b、s。开关晶体管ms的第一端连接至端点a，开关晶体管ms的第二端连接至节点a，开关晶体管ms的控制端连接至端点s。其中，开端晶体管ms为nmos晶体管，开关晶体管ms的栅极即为控制端。

储存元件120包括堆叠的(stacked)固定层(pinlayer)122、阻绝层(isolationlayer)124与自由层(freelayer)126。储存元件120的固定层122连接至节点a，储存元件120的自由层126连接至端点b。

基本上，当固定层122与自由层126的磁化方向不同时，储存元件120具有较大的阻抗值(例如5.2k欧姆)，可视为mram存储单元110的第一储存状态，又称为高阻抗状态(highimpedancestate)。当固定层122与自由层126的磁化方向相同时，储存元件120具有较小的阻抗值(impedance)(例如3.2k欧姆)，可视为mram存储单元110的第二储存状态，又称为低阻抗状态(lowimpedancestate)。再者，提供储存元件120不同方向的电流与电压时，即可控制mram存储单元110为第一储存状态或者第二储存状态。

当然，在图1中的mram存储单元110中，也可以将储存元件120的固定层122连接至端点b，储存元件120的自由层126连接至节点a。

请参照图2a，其所示出为mram存储单元进行写入动作(writeoperation)成为第一储存状态的偏压示意图。如图2a所示，提供第一电压vdd至端点a并提供第二电压vss至端点b。举例来说，第一电压vdd为1.1v，第二电压vss为接地电压(0v)。

接着，提供控制电压(vctrl)至端点s用以开启(turnon)开关晶体管ms。因此，mram存储单元110内产生电流i由端点a流经节点a至端点b，使得mram存储单元110成为第一储存状态。

当然，mram存储单元110也可以进行写入动作成为第二储存状态。亦即，提供第一电压vdd至端点b，并提供第二电压vss至端点a。当开关晶体管ms开启时，则电流由端点b流经节点a至端点a，使得mram存储单元110成为第二储存状态。

基本上，为了将mram存储单元110变更为第一储存状态，储存元件120的两端所接收的第一电压差(firstvoltagedifference)至少要0.55v以上时才能够改变状态。亦即，控制mram存储单元110为第一储存状态时，端点b为第二电压vss(0v)且节点a的电压va要高于0.55v。另外，为了将mram存储单元110变更为第二储存状态，储存元件120的两端所接收的第二电压差(secondvoltagedifference)至少要0.45v以上时才能够改变状态。也就是说，控制mram存储单元110为第二储存状态时，端点b为第一电压vdd(1.1v)，且节点a的电压va要低于0.65v。

如上所述，开关晶体管ms为nmos晶体管，所以开关晶体管ms的基体(body)会连接至最低的电压，亦即第二电压vss。再者，利用第一电压vdd作为控制电压vctrl即可开启开关晶体管ms。

然而，在mram存储单元110中，开关晶体管ms的基体(body)与第二端(亦即节点a)的电压差异，会使得开关晶体管ms遭遇到严重的基体效应(bodyeffect)以及源极退化(sourcedegeneration)，使得开关晶体管ms的电阻很大，并使得mram存储单元110在写入动作(writeoperation)时，节点a的电压va无法到达0.55v。在此情况下，几乎不可能让mram存储单元110转变成为第一储存状态。

为了要降低晶体管ms的电阻，所以需要提高端点s的控制电压vctrl，才能使得节点a的电压va到达0.55v。例如，将端点s的控制电压vctrl由第一电压vdd(1.1v)提高至1.5v。

另外，为了让开关晶体管ms能够符合安全工作区的规范(safeoperatingareacriteria，简称soa规范)，当开关晶体管ms控制端的控制电压vctrl提高后，也需要将开关晶体管ms的尺寸(size)变大。因此，mram存储单元110的阵列尺寸(arraysize)也会变大。

请参照图2b，其所示出为mram存储单元中节点a的电压va与开关晶体管ms的尺寸关系示意图。举例来说，开关晶体管ms的基本尺寸为210nm×50nm时，代表m＝1。同理，m＝2代表开关晶体管ms具有2倍基本尺寸，并依此类推。

由图2b可知，当开关晶体管ms的尺寸为8倍基本尺寸以上时，提供1.5v的控制电压vctrl才可使节点a的电压va到达0.55v，并控制mram存储单元110成为第一储存状态。

换句话说，当开关晶体管ms的尺寸小于8倍基本尺寸时，就算提供1.5v的控制电压vctrl，节点a的电压va仍无法到达0.55v。所以mram存储单元110无法转变为第一储存状态。

由以上的说明可知，已知的mram存储单元110中，由于开关晶体管ms的尺寸无法缩小，所以将无法有效地提升mram的储存密度且无法降低mram的制造成本。

另外，上述的偏压方式也会造成其他的影响，说明如下。

请参照图3，其所示出为已知的mram存储单元阵列实际运作的偏压示意图。mram存储单元阵列包括一列多个mram存储单元210、310连接至字线wl。其中，mram存储单元210包括开关晶体管ms1与储存元件220。mram存储单元310包括开关晶体管ms2与储存元件320。mram存储单元210、310的构造相同于图1，此处不再赘述。

如图3所示，mram存储单元210的端点s1与mram存储单元310的端点s2连接至字线wl，且字线wl连接至电荷泵(chargepump)330，用以提供控制电压vctrl。举例来说，电荷泵330可将第一电压vdd(1.1v)提升至控制电压vctrl(1.5v)。

以下的说明在写入动作(writeoperation)时，控制mram存储单元210为第一储存状态且控制mram存储单元310为第二储存状态。再者，相同列上的其他存储单元也可以利用相同的方式来控制其状态，此处不再赘述。

如图3所示，mram存储单元210的端点a1接收第一电压vdd，端点b1接收第二电压vss。并且，mram存储单元310的端点a2接收第二电压vss，端点b2接收第一电压vdd。

当字线wl接收控制电压vctrl而开启开关晶体管ms1、ms2时，mram存储单元210内部产生电流i1由端点a1经过节点a1流至端点b1，使得mram存储单元210成为第一储存状态；并且mram存储单元310内部产生电流i2由端点b2经过节点a2流至端点a2，使得mram存储单元310成为第二储存状态。

然而，在上述的写入动作(writeoperation)时，由于控制电压vctrl为1.5v，端点a2接收第二电压vss(0v)，将造成开关晶体管ms2的栅极与源极之间的电压差过大，使得开关晶体管ms2超出安全工作区的规范(简称soa规范)，并造成开关晶体管ms2损坏。

为了要改善上述状况，于写入动作(writeoperation)并将mram存储单元310控制为第二储存状态时，需要将端点a2接收的电压由第二电压vss(0v)提升至第三电压，例如0.4v。如此，才可确保开关晶体管ms2的栅极与源极之间的电压差符合全工作区的规范(简称soa规范)。

明显地，已知的mram存储单元进行写入动作(writeoperation)时，根据mram存储单元所要形成的状态，需要提供控制电压vctrl(1.5v)、第一电压vdd(1.1v)、第二电压vss(0v)以及第三电压(0.4v)。如此，已知的mram存储单元阵列才可以正常运作。

技术实现要素：

本发明有关于一种磁阻式随机存取存储器的存储单元，该存储单元包括：pmos晶体管，其中该pmos晶体管的第一端连接至该存储单元的第一端点，该pmos晶体管的控制端连接至该存储单元的第二端点；以及储存元件，其中该储存元件的第一端连接至该pmos晶体管的第二端，该储存元件的第二端连接至该存储单元的第三端点；其中，在进行写入动作时，该存储单元的该第一端点接收第一电压，该存储单元的该第三端点接收第二电压，该存储单元的该第二端点接收控制电压，使得该存储单元成为第一储存状态；其中，该第一电压大于该第二电压，该第二电压大于该控制电压。

本发明有关于一种磁阻式随机存取存储器的存储单元阵列，该存储单元阵列包括：第一存储单元，包括第一pmos晶体管与第一储存元件；以及第二存储单元，包括第二pmos晶体管与第二储存元件；其中，该第一pmos晶体管的第一端连接至该第一存储单元的第一端点，该第一pmos晶体管的控制端连接至字线，该第一储存元件的第一端连接至该第一pmos晶体管的第二端，该第一储存元件的第二端连接至该第一存储单元的第二端点；其中，该第二pmos晶体管的第一端连接至该第二存储单元的第一端点，该第二pmos晶体管的控制端连接至该字线，该第二储存元件的第一端连接至该第二pmos晶体管的第二端，该第二储存元件的第二端连接至该第二存储单元的第二端点；其中，在进行写入动作时，该字线接收控制电压，该第一储存元件的两端接收第一电压差，该第二储存元件的两端接收第二电压差，使得该第一存储单元成为第一储存状态，且该第二存储单元成为第二储存状态。

为了对本发明的上述及其他方面有更佳的了解，下文特举实施例，并配合附图详细说明如下：

附图说明

图1为已知的mram存储单元示意图。

图2a为mram存储单元进行写入动作成为第一储存状态的偏压示意图。

图2b为mram存储单元中节点a的电压va与开关晶体管ms的尺寸关系示意图。

图3为已知的mram存储单元阵列实际运作的偏压示意图。

图4为本发明mram存储单元示意图。

图5a为mram存储单元进行写入动作成为第一储存状态的偏压示意图。

图5b为提供0v的控制电压vctrl时，mram存储单元中节点a的电压va与开关晶体管ms的尺寸关系示意图。

图5c为提供-0.4v的控制电压vctrl时，mram存储单元中节点a的电压va与开关晶体管ms的尺寸关系示意图。

图6为本发明mram存储单元阵列实际运作的偏压示意图。

具体实施方式

请参照图4，其所示出为本发明mram存储单元示意图。mram存储单元410包括开关晶体管ms与储存元件420。

mram存储单元410具有三个端点a、b、s。开关晶体管ms的第一端连接至端点a，开关晶体管ms的第二端连接至节点a，开关晶体管ms的控制端连接至端点s。其中，开关晶体管ms为pmos晶体管，开关晶体管ms的栅极即为控制端。

储存元件420包括堆叠的固定层422、阻绝层424与自由层426。储存元件420的固定层422连接至节点a，储存元件420的自由层426连接至端点b。

基本上，当固定层422与自由层426的磁化方向不同时，储存元件420具有较大的阻抗值(例如5.2k欧姆)，可视为mram存储单元410的第一储存状态，又称为高阻抗状态(highimpedancestate)。当固定层422与自由层426的磁化方向相同时，储存元件420具有较小的阻抗值(impedance)(例如3.2k欧姆)，可视为mram存储单元410的第二储存状态，又称为低阻抗状态(lowimpedancestate)。再者，提供储存元件420不同方向的电流与电压时，即可控制mram存储单元410为第一储存状态或者第二储存状态。

当然，在本发明的mram存储单元410中，也可以将储存元件420的固定层422连接至端点b，储存元件420的自由层426连接至节点a。

请参照图5a，其所示出为mram存储单元进行写入动作(writeoperation)成为第一储存状态的偏压示意图。如图5a所示，提供第一电压vdd至端点a并提供第二电压vss至端点b。举例来说，第一电压vdd为1.1v，第二电压vss为接地电压(0v)。另外，由于开关晶体管ms为pmos晶体管，所以开关晶体管ms的基体(body)会连接至最高的电压，亦即第一电压vdd。

接着，提供控制电压(vctrl)至端点s用以开启(turnon)开关晶体管ms。因此，mram存储单元410内产生电流i由端点a流经节点a至端点b，使得mram存储单元410成为第一储存状态。

当然，mram存储单元410也可以进行写入动作成为第二储存状态。亦即，提供第一电压vdd至端点b，并提供第二电压vss至端点a。当开关晶体管ms开启时，则电流由端点b流经节点a至端点a，使得mram存储单元410成为第二储存状态。

为了将mram存储单元410变更为第一储存状态，储存元件420的两端所接收的第一电压差至少要0.55v以上时才能够改变状态。亦即，控制mram存储单元410为第一储存状态时，端点b为第二电压vss(0v)且节点a的电压va要高于0.55v。另外，为了将mram存储单元410变更为第二储存状态，储存元件420的两端所接收的第二电压差至少要0.45v以上时才能够改变状态。也就是说，控制mram存储单元410为第二储存状态时，端点b为第一电压vdd(1.1v)，且节点a的电压va要低于0.65v。

在本发明的实施例中，开关晶体管ms的基体(body)与第一端(亦即端点a)皆连接至第一电压vdd，所以开关晶体管ms不会发生基体效应(bodyeffect)。因此，本发明mram存储单元410的开关晶体管ms在写入运作时具有较小的电阻。

请参照图5b，其所示出为提供0v的控制电压vctrl时，mram存储单元中节点a的电压va与开关晶体管ms的尺寸关系示意图。举例来说，开关晶体管ms的基本尺寸为210nm×50nm时，代表m＝1。同理，m＝2代表开关晶体管ms具有2倍基本尺寸，并依此类推。

由图5b可知，当开关晶体管ms的尺寸为8倍基本尺寸以上时，提供0v的控制电压vctrl即可使节点a的电压va到达0.55v，并控制mram存储单元410成为第一储存状态。

另外，除了0v的控制电压vctrl之外，本发明可以调整控制电压vctrl为小于0v，用以进一步减少开关晶体管ms的尺寸。请参照图5c，其所示出为提供-0.4v的控制电压vctrl时，mram存储单元中节点a的电压va与开关晶体管ms的尺寸关系示意图。

由图5c可知，当开关晶体管ms的尺寸为4倍基本尺寸以上时，提供-0.4v的控制电压vctrl即可使节点a的电压va到达0.55v，并控制mram存储单元410成为第一储存状态。

由以上的说明可知，利用较小尺寸的pmos晶体管作为开关晶体管ms，并搭配负值的控制电压vctrl，可以有效地降低开关晶体管的电阻，并成功地控制mram存储单元410成为第一储存状态。

请参照图6，其所示出为本发明mram存储单元阵列实际运作的偏压示意图。mram存储单元阵列包括一列多个mram存储单元510、610连接至字线wl。其中，mram存储单元510包括开关晶体管ms1与储存元件520。mram存储单元610包括开关晶体管ms2与储存元件620。mram存储单元510、610的构造相同于图4，此处不再赘述。

如图6所示，mram存储单元510的端点s1与mram存储单元610的端点s2连接至字线wl，且字线wl连接至负向电荷泵(negativechargepump)630，用以提供负电压值的控制电压vctrl。举例来说，负向电荷泵630可将第二电压vss(0v)降低至控制电压vctrl(-0.4v)。

以下的说明在写入动作(writeoperation)时，控制mram存储单元510为第一储存状态且控制mram存储单元610为第二储存状态。再者，相同列上的其他存储单元也可以利用相同的方式来控制其状态，此处不再赘述。

如图6所示，mram存储单元510的端点a1接收第一电压vdd，端点b1接收第二电压vss。并且，mram存储单元610的端点a2接收第二电压vss，端点b2接收第一电压vdd。

当字线wl接收负电压值的控制电压vctrl而开启开关晶体管ms1、ms2时，mram存储单元510内部产生电流i1由端点a1经过节点a1流至端点b1，使得mram存储单元510成为第一储存状态。再者，mram存储单元610内部产生电流i2由端点b2经过节点a2流至端点a2，使得mram存储单元610成为第二储存状态。

再者，在上述的偏压中，开关晶体管ms的基体(body)连接至第一电压vdd。然而，本发明并不限定于此。在实际的运用上，可以在适当的时机将开关晶体管的基体(body)连接至其他电压(例如第四电压，且该第四电压相同于节点a的电压va)。或者，在其他的实施例中，如果需要让开关晶体管ms1符合安全工作区的规范(简称soa规范)时，mram存储单元610端点a1所接收的电压可以稍微低于第一电压vdd。

由以上的说明可知，本发明提出一种利用负电压来操作的mram。mram中包括mram存储单元阵列，连接至字线wl。再者，mram存储单元410中包括开关晶体管ms与储存元件420，且开关晶体管ms为pmos晶体管。

在写入动作时，提供负值的控制电压vctrl至字线，并且选择性地将第一电压vdd与第二电压vss提供至mram存储单元410的两端点a、b，即可控制mram存储单元410成为第一储存状态或者第二储存状态。其中，第一电压vdd大于第二电压vss，且第二电压vss大于控制电压vctrl。

由于开关晶体管的尺寸降低，因此将可有效地提升mram的储存密度并降低mram的制造成本。

综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视后附的权利要求书所界定者为准。

【符号说明】

110,210,310,410,510,610:mram存储单元

120,220,320,420,520,620:储存元件

122,422:固定层

124,424:阻绝层

126,426:自由层

330:电荷泵

630:负向电荷泵