专利名称：参考电压电路中减少偏流的方法和装置的制作方法
技术领域：
本发明涉及一种在参考电压电路中减少偏流的电路，尤其涉及一种用于减少为半导体存储器供电的参考电压的电流消耗的方法和电路。
已提供了许多给半导体存储器供电的参考电压。这些电压取自少数几个(或者甚至只是一个)参考电压电路，例如，带隙参考电路(bandgap referencecircuit)给同步DRAM提供参考电压。
这种带隙参考电压电路从电源一般地消耗7-10μA的恒定电流。当芯片的整个电流消耗在几百毫安的范围内时，芯片正常工作期间的这种电流消耗是可以接受的。然而，在电源关断模式下，芯片的最大电流消耗在100uA大小的数量级。在这种情况下，参考电路的功率消耗在全部功率消耗中的比例很大。
一种减小等待模式期间的功率消耗的方法由美国专利No.5,189,316提出，该专利题目为《具有活动模式和等待模式的降压发生器》(stepdown VoltageGenerator Having an Active Mode And a Standby Mode)。根据该公开文件，一种集成电路包括一降压电路，用于降低由外部电源提供的供电电压；一撤消(inactivating)装置，用于在等待模式期间禁止(撤消)降压电路；一供电电压施加装置，用于在等待模式期间直接地从外部电源施加供电电压到主电路。
根据本发明的示范实施例，稳定的参考电压(Vref)存于诸如同步DRAM芯片的集成电路内的电容上，产生该Vref的参考电压电路根据对芯片的电源关断状况的检测，从Vref节点断开。对电源关断状况的检测启动一计数器。当电源关断状况存在第一预定时间段后，参考电压电路还从提供该参考电压的外部电源断开。在电源关断模式内的第二预定时间段之后，外部电源再次连接到参考电压电路。当检测到电源关断模式内的第三预定时间段，或者电源关断模式终止时，Vref节点再次连接到参考电压电路。
如果在到达第一预定时间段前终止了电源关断模式，参考电压电路再次连接到Vref节点。
本发明的示范实施例包括用于产生时钟信号的振荡器，该时钟信号供给计数器，计数器输出计数信号(例如，时标(time mark))到控制电路工作的控制器。第一切换装置处于参考电压电路输出和电路内的Vref节点之间，有选择地从参考电压电路断开Vref节点。第二切换装置处于参考电压电源输入和外部电源之间，有选择地断开供电到参考电压电路的电源。第一和第二切换装置连接到控制器，由控制器控制。
参考电压Vref最好暂时存于芯片电路内的电容器内。该电容器可以是电路中的一个解耦电容器。暂存的Vref通过第一切换装置可以周期地连接和断开参考电压电路，而无需打断电路的工作。
参考下面结合附图的详细描述，本发明将变得更好理解，本发明的许多附加优点也会变得更明显并更好理解，附图中相同的参考符号表示相同或相似的组件，其中
图1是根据本发明的偏流减少电路的框图；和图2是在DRAM的电源关断模式期间，用于控制功率保持的状态机(statemachine)(控制器)的状态图。
本发明一般涉及功率保持，尤其涉及电子电路中的功率保持。为方便讨论，本发明是在半导体存储器电路的情况中描述。然而，本发明是更广泛的，可应用于使用参考电压电路的电子电路。
参见图1，控制电路10包括开关24a，开关24a有选择地连接参考电压电路12到Vref节点。开关24b有选择地连接参考电压电路12到外部电源(未示出)，因而使控制器14有选择地激活或关断参考电压电路12。控制器14是状态机，适应于控制切换在参考电压电路12和其外部电源之间的连接，以及参考电压电路12和Vref节点的连接。显然，对于本领域的技术人员，该状态机(控制器14)可以由诸如逻辑门、触发器(flip flop)等简单逻辑电路或更复杂的处理器控制电路来实现。
开关24b示为表示一种方法的符号，通过该方法，参考电压电路12可以通过从其外部电源断开而不能工作。其它用于使参考电压电路12不能工作的电子智能方法也可以采用，而不脱离本公开文件的范围。
控制器14从计数器16接收计数器信号28，计数器16由振荡器18产生的时钟信号26驱动。振荡器18可以是用于其它在电源关断模式下不能被关断的芯片功能的现存振荡器，或者用于该目的的专用振荡器。
当开关24a闭合时，参考电压电路12连接到解耦电容器20并连接到形成一附加寄生电容的贯穿芯片的晶体管22的栅极。加入的电容可以是完全的寄生电容或组合的解耦寄生电容，没有由参考电压电路12驱动的阻性负载。
根据芯片的接通，电容器20将充电到Vref。即使参考电压电路12由开关从Vref节点分离，在该电容器20上的参考电压Vref也保持稳定。电容器20有效地采样Vref电压并存储它。由于Vref仅连接到晶体管22的栅极，从Vref节点的泄漏极小，开关24a和24b可以开着的时间在毫秒范围或更大。
在电源关断模式中，控制器14打开开关24a以从参考电压电路12分离Vref节点。在电源关断模式中预定时间过去后，控制器14从其外部电源(通过开关24b)断开参考电压电路12，以关断参考电压电路12。开关24a的打开防止电流从Vref节点流入参考电压电路12，电路12从其外部电源断开使参考电压电路12的功率损耗成为零。
为了保证泄漏电流在Vref节点被补偿，参考电压电路12以固定间隔(例如，40μs每2ms)接通(也就是，再次连接到外部电源)。在参考电压电路12的输出电压稳定之后，开关24a闭合以再次连接Vref节点到参考电压电路。这样，由于泄漏电流造成的Vref的下降可以被补偿。该时限周期决定于要补偿的泄漏量。例如，如果泄漏电流小，需要用于补偿的时限就比当泄漏电流大的时候少。开关24a的最小开/关比率是工作特性的函数，可以根据在Vref节点的实际泄漏电流来调整。
图2示出在芯片的关断和接通模式期间控制器14的工作状态图。在工作或接通期间，参考电压电路(RVC)12接通(也就是，通过开关24b连接到其外部电源)，当RVC 12的输出稳定化以连接RVC 12和Vref节点时，开关24a闭合。当检测到电源关断模式(控制的状态42)时，RVC 12接通，开关24a断开以便从RVC 12断开Vref节点，计数器16复位。计数器16复位和Vref节点从RVC 12断开之后，计数器16开始运行，同时RVC 12保持在接通状态44。如果芯片保持在电源关断模式，作为关停(inactivity)的结果，计时器16将到达第一预定时标，在状态46 RVC 12通过断开开关24b而被切断。在到达第一时标并继续到状态4b之后，如果芯片不在电源关断状态，或者计数器16到达第二时标，则控制器14进行到状态48，其中开关24b闭合和RVC12被重新启动。如果在计数器16到达其第一时标之前由于某种原因而停止电源关断模式(例如，要求芯片工作)，控制器14进行到状态50，以通过闭合开关24a再次连接Vref节点和RVC12。
当芯片不再在电源关断模式，或者计数器16到达第三时标时，控制器14进行到状态50，其中开关24a闭合以重新连接Vref节点到RVC12。在状态50，计数器仍运行。当芯片在电源关断模式时，控制器14进行到状态42，断开开关24a并复位计数器16以再一次开始该过程。当芯片不在电源关断模式时，控制器14进行到状态40，其中开关24a闭合，计数器停止。
前述实现状态46、48和50的预定时标，可以根据在相应电路中需要补偿的泄漏量而变化。在本发明的示范实施例中，RVC 12每2ms接通40μs。这样，当检测到电源关断模式时，RVC 12已经接通，因而第一预定时标设定为从计数器启动(状态42)起大约40μs。参见图2，假定芯片保持在电源关断模式，在状态46中的RVC 12的关停发生在状态42的计数器复位之后大约40μs。第二和第三时标不象第一时标那样关键，根据需要执行Vref节点和RVC 12的输出之间通过开关24a的连接和断开的开/关时间比，以及再次连接RVC 12到其外部电源的开/关时间比率来设定第二和第三时标。这样，状态42和44的最初40us对于补偿需要在RVC 12也激活或接通时在状态48和50的开/关切换率的附加时间，可以稍微小。
例如，在电源关断模式，整个状态42、44、46、48和50的周期过程仅为2ms。该时间的大部分(也就是1.96ms)是花在RVC 12关断的状态46。剩余的时间是RVC 12接通的状态42、44、48和50，因而，仅有共0.04ms或40us是激活的。
尽管在半导体存储器的电源关断模式期间公开了功率节约技术，但可视为在正常工作期间也包含该技术。由于在正常工作期间，半导体芯片的功率消耗远大于电源关断模式下的功率消耗，考虑到的功率节约是实际上很小的。半导体芯片的正常工作不会被本技术所打断。
因而，应理解为本发明并不限于这里所公开的视为实现本发明的最好模式的特定实施例，而且本发明不限于在说明书中描述的特定实施例，除非由所附权利要求书所限定的范围之外。
权利要求
1．一种减少参考电压电路中功率损耗的方法，包括以下步骤在由该参考电压电路供电的电路中的至少一个电容器上存储参考电压(Vref)；检测供电电路的电源关断模式；当检测到电源关断模式时，使该参考电压电路从供电电路内的Vref节点断开；测量电源关断模式的时间；和在电源关断模式中的第一预定时间段之后，关停该参考电压电路。
2．如权利要求1所述的方法，还包括以下步骤在电源关断模式下，在第二预定时间段之后，再次激活所述参考电压电路；和再次连接参考电压电路和Vref节点。
3．如权利要求1所述的方法，还包括以下步骤当电源关断模式在第一预定时间段之前已经终止时，再次连接所述参考电压电路和该电路内的Vref节点；和停止电源关断模式的时间测量。
4．如权利要求1所述的方法，其中所述从所述Vref节点断开所述参考电压电路的步骤是通过断开连接该参考电压电路和该Vref节点的开关来执行的。
5．如权利要求1所述的方法，其中所述关停所述参考电压电路的步骤还包括从为该参考电压电路供电的外部电源断开该参考电压电路的步骤。
6．如权利要求2所述的方法，其中所述再次连接所述参考电压电路和所述Vref节点的步骤在电源关断模式中的第三预定时间段之后执行。
7．如权利要求2所述的方法，其中所述再次连接所述参考电压电路和所述Vref节点的步骤在电源关断模式终止时执行。
8．一种在参考电压电路中减少偏流的装置，该参考电压电路产生参考电压(Vref)和从电源接收功率，该装置包括具有时钟信号输出的一计数器；一控制电路，用于检测电源关断模式，所述控制装置有至少一个耦合于所述时钟信号输出的输入和多个用于输出控制信号的控制输出；一开关，它连接到所述多个控制输出和所述参考电压电路，用于在检测到所述电源关断模式时，响应于所述控制信号，连接和断开所述参考电压电路与所述电源和Vref节点。
9．如权利要求8所述的装置，还包括至少一个连接于所述Vref节点的电容器，适于存储所述参考电压Vref。
10．如权利要求8所述的装置，还包括一个连接于所述计数器的振荡器，用于产生所述时钟信号。
11．如权利要求8所述的装置，其中所述控制电路控制所述开关装置，以便当检测到所述电路的电源关断状况时，从所述Vref断开所述参考电压电路。
12．如权利要求8所述的装置，其中所述控制电路控制所述开关装置，以便当所述电路的电源关断状况存在一段预定时间时，从所述电源断开所述参考电压电路。
13．如权利要求8所述的装置，其中所述开关还包括第一开关装置，耦合于所述多个控制输出之一，并连接所述参考电压电路与电路中的Vref节点；第二开关，耦合于所述多个控制输出之一，并连接所述参考电压电路与所述电源。
14．一种用于在参考电压电路中减少偏流的装置，该参考电压电路产生参考电压Vref和从电源接收功率，该装置包括一振荡器，用于产生时钟信号；一计数器，连接于所述振荡器装置，具有一时钟信号输出；一控制器，用于检测电源关断模式，具有至少一个耦合于所述时钟信号输出的输入和多个用于输出控制信号的控制输出；一第一开关，连接于所述参考电压电路和一Vref节点之间，耦合于所述多个控制输出之一，用于响应于接收到的控制信号选择性地从Vref节点断开所述参考电压电路；一第二开关，连接于所述参考电压电路和所述电源之间，耦合于所述多个控制输出之一，用于响应于接收到的控制信号选择性地从所述电源断开所述参考电压电路；和至少一个连接到所述Vref节点的电容器，适于存储所述参考电压Vref。
全文摘要
一种用于在同步DRAM处于电源关断模式时减少参考电压电路的电流消耗的装置和方法。参考电压存在DRAM电路内的电容上。在电源关断模式中,为了保证补偿泄漏,该参考电压电路以预定时间间隔,从V
文档编号G11C11/407GK1215212SQ9811967
公开日1999年4月28日 申请日期1998年9月21日 优先权日1997年9月25日
发明者奥利弗·韦恩弗特纳 申请人:西门子公司