专利名称：在便携式电子装置的动态存储器中保留数据的电路和方法
技术领域：
本发明关于便携式电子装置，例如个人数字助理(PDA)或组织器，它们利用动态随机存取存储器(DRAM)来存储数据，并关于在这样一个装置的DRAM中保留数据的电路和方法。
正如所知道的那样，手持式便携电子装置，例如PDA或电子组织器，通常是电池供电工作的，并将数据存储在电子存储器中。显而易见，对这样的装置的一个要求是当掉电时不会将存储在存储器中的数据丢失，同样在更换电池时，或在复位电子电路时，例如用户故意按下复位按钮，或电子电路本身识别到一个故障而需要复位时也有这样的要求。
在过去，防止数据丢失最普通的方式是通过使用静态随机存取存储器(SRAM)。但是目前DRAM要比SRAM便宜，并且这种便携式电子装置的价格在继续下跌，因此使用最便宜的可用存储器是理想的。DRAM的问题是它要求周期性的输入刷新信号以保持它的数据。如果刷新信号到达的太晚，那么存储数据的DRAM电池上的电压将衰减，数据将丢失。另一方面，在装置复位期间，生成刷新信号的DRAM控制器本身也将被复位，这样它就不能向DRAM提供所要求的刷新信号。
为了解决这个问题，已知在以前的技术中控制中央处理单元(CPU)将复位信号“再解释”为一个“中断”信号，这样CPU在复位发生之前将DRAM中的数据传送到一个硬盘或快速存储器。这样复位信号不是一个实际的复位，并且此外在该装置中或是在外部要求附加的存储器。同样，在主CPU复位时使用一个外部芯片来帮助保持DRAM中的数据将涉及到外部逻辑电路和CPU与外部逻辑电路之间的通信，这将是复杂的并将增加费用。
最后，尽管有可能在装置中将一些逻辑电路设计为不可复位的，该装置的运行也是非常危险的，因为在装置复位之后，由于逻辑电路的寄存器中的不可预期的值的缘故，有可能会发生死锁。
因此本发明的一个目标是提供一个电路和方法，克服或至少减少以前技术中的缺点。
因此，一方面本发明提供了用于在复位期间保持动态随机存取存储器(DRAM)中的数据的电路，该电路包括一个复位控制器，具有一个复位输入以接收一个外部复位信号，一个第一输出以提供一个内部复位信号来响应外部复位信号的接收，和一个第二输出以提供一个延迟的复位信号以响应外部复位信号的接收但是比内部复位信号延迟一段时间；一个中央处理单元(CPU)，具有一个输入与复位控制器的第一输入相耦合；和一个DRAM控制器，具有一个第一个输入与复位控制器的第二输出相耦合，一个第二输入与CPU的一个输出相耦合，和一个输出与DRAM相耦合以向DRAM提供周期性的刷新信号以阻止所存储的数据丢失；其中仅仅在外部复位信号已经结束的时候才生成延迟的复位信号，这样在从复位控制器中接收到内部复位信号的时候将CPU复位，但是DRAM控制器继续生成刷新信号以刷新DRAM直到接收到延迟的复位信号，因此复位DRAM控制器，然后由CPU将其重新配置，使它能够开始再次生成复位信号。
在一种优选的实施方式中，复位控制器包括一个复位信号生成设备用于生成内部复位信号以响应所接收到的外部复位信号的开始，并生成一个延迟的复位信号以响应所接收到的外部复位信号的结束。
最好是，复位控制器还包括一个与DRAM控制器的控制输入相耦合的控制输出，这样当接收到外部复位信号时提高刷新信号的频率。刷新信号生成装置最好以第二频率生成周期性的刷新信号，第二频率高于，至少是等于第一频率，当从复位控制器接收到一个控制信号时表明接收到了一个外部复位信号。
在一种实施方式中，电路最好包括一个耦合在DRAM控制器和用于耦合到DRAM的端口之间的端口控制器，以选择是否使能了该端口，其中该端口控制器具有一个与复位控制器的延迟输出相耦合的输入，端口控制器使端口失效并被复位以响应延迟的复位信号的接收。
在第二个方面，本发明提供了一种在复位过程中保持存储在一个便携式电子装置的动态随机存取存储器(DRAM)中的数据的方法，该方法包括步骤由一个DRAM控制器生成刷新信号以保持存储在DRAM中的数据；生成一个内部复位信号以响应一个外部复位信号的接收；生成一个延迟的复位信号以响应外部复位信号的接收，但是与内部复位信号相延迟；至少复位便携式电子装置的中央处理单元(CPU)以响应CPU接收内部复位信号；至少复位便携式电子装置的DRAM控制器以响应DRAM控制器接收延迟的复位信号；这样DRAM控制器继续向DRAM生成刷新信号，同时复位CPU。
在一种优选的实施方式中，该方法还包括当接收外部复位信号时提高由DRAM控制器所生成的刷新信号的频率的步骤。
最好是，生成内部复位信号以响应所接收到的外部复位信号的一个开始，并生成延迟的复位信号以响应所接收到的外部复位信号的一个结束。
该电路最好被内装在一个具有一个动态随机存取存储器(DRAM)的便携式电子装置中，其中DRAM控制器的输出与DRAM相耦合。可以由装置的用户来生成外部复位信号。可以选择由装置中的其它电路来生成外部复位信号。
下面将通过例子，参考附图，更加详细的描述本发明的一种实施方式，其中
图1表示的是内装在一个具有一个动态随机存取存储器(DRAM)的便携式电子装置中的一个电路的框图，用于在复位期间保持DRAM中的数据；图2表示的是在图1中电路的不同点的信号的时序图；和图3表示的是在图1中的电路的操作中所使用的方法的流程图。
如图1所示，一个便携式电子装置1包括一个处理电路2和一个动态随机存取存储器(DRAM)3用于在处理电路2的控制下存储数据。处理电路2包括一个中央处理单元(CPU)4，一个时钟生成器5，它接收一个系统时钟信号SYSCLK并生成适当的时钟信号，一个复位单元6，一个DRAM控制器7和一个端口控制器8，它控制DRAM控制器7和DRAM3之间的一个端口9是有效还是无效。
复位单元6接收一个外部复位信号EXRST，它可能来自一个用户生成的控制，例如装置上的一个复位按钮，或可能来自装置中的其它电路，并将外部复位信号EXRST与一个内部时钟信号INCLK相同步，信号INCLK可能是由时钟生成器从系统时钟生成的，并且可能例如为32kHz。在图2中最能看出，由于外部复位信号EXRST可以在与内部时钟INCLK相关的任意时间开始，所以同步是非常重要的，例如在内部时钟信号INCLK的下一个转换以产生一个内部复位信号INRST。这个内部复位信号INRST信号然后被相对于外部复位信号EXRST信号轻微的延迟，如箭头11所示，并将信号INRST提供给CPU4以及系统中其它一样也需要被复位的电路，但是在这个阶段并不送给DRAM控制器7和端口控制器8。
DRAM控制器7包括一个刷新控制电路10和其它相关的电路，并且完成生成必要的信号和为DRAM3定时的功能，以为CPU4和其它的外部设备执行读和写周期，例如一个液晶显示器(LCD)控制器(未显示)。端口控制器完成控制端口9的功能以将DRAM控制器7连接到外部DRAM3或将来自DRAM控制器的多路复用信号与其它的功能信号相连接。这个通常仅仅在应用不是需要所有的DRAM信号的时候才发生的，例如仅仅使用DRAM的一组的时候，并且对于其它的应用能够使用其它组的管脚。
这样，如图2所示，即使在生成了内部复位信号INRST之后，仍然由DRAM控制器生成DRAM刷新信号RFRSH，并将其传递到DRAM3以刷新它并保持存储在其中的数据。例如以15.6μs的间隔生成刷新脉冲，如箭头12所示。在这期间，系统时钟SYSCLK可能被关闭，或“睡眠”，如图2中的箭头17所示。但是，为了尽力确保在复位DRAM控制器7和端口控制器8之前刷新DRAM3，在生成内部复位信号INRST之后，提高刷新信号RFRSH的频率，如图1中所表示的是，这仅在复位单元接收外部复位信号EXRST时才发生，并生成一个控制信号FRQRFRSH，将该信号传递到DRAM控制器并表明应该提高刷新信号RFRSH的频率，例如直到正常频率的四或五倍。这个刷新DRAM的较高的频率将继续到外部复位信号EXRST结束后不久。外部复位信号的长度不是常量也不可预测，这取决于一个用户保持按钮按下多长时间。因此，如图2所示，内部复位信号INRST将在内部时钟信号INCLK的下一个转换处结束。
在这个时候，复位单元6，它包括一个延迟元件13，生成一个延迟的复位信号DLYRST，将该信号传递给DRAM控制器7和端口控制器8。这个延迟的复位信号DLYRST，在图2中的14所示，会引起DRAM控制器7停止生成刷新信号RFRSH并会引起如端口控制器8使端口9无效并复位两个控制器。CPU 4然后能够使用正确的地址，数据和选择信号和寄存器值来编程DRAM控制器7和端口控制器8并重新配置控制器的功能，如所要求的。这个重新配置仅仅需要一个相对较短的时间，如图2中的箭头15所示，这是在CPU 4能够再次使能端口控制器8和DRAM控制器7之前，这样DRAM控制器7能够生成刷新信号以刷新DRAM3，如图2中的箭头16所示。
在图2中可以看到，在复位DRAM控制器之前DRAM的最后的刷新和在再次重新配置和再次使能之后的第一个刷新脉冲之间的时间的周期大约是来自复位单元6脉冲的延迟复位信号DLYRST的长度，即CPU重新配置和使能DRAM控制器所需要的时间的长度。这个周期相对较短，有可能比“正常‘的刷新脉冲之间的间隔12要短，从而能保持DRAM中的数据。显然在内部复位信号INRST处于有效的周期期间如果没有提高刷新速率，依据外部复位信号到达结束的时间，在复位之前的最后的刷新脉冲和在使能之后的第一个刷新脉冲的之间的周期可能有大约两个“正常”间隔12。依据DRAM所要求的刷新速率以保持数据和“正常”间隔12，这可能是足够的，但是在内部复位信号INRST处于有效的周期期间提高刷新速率的频率将提高通过放松间隔15的要求来保持数据的机会。
图3表示了上述的用于在外部复位被确定之前，期间和之后保持数据的实施方式操作的流程图。初始状态假定，不论系统时钟在睡眠还是在完全运行，DRAM控制器都要刷新DRAM。
这样，从开始20，确定外部复位信号21，并这个外部复位信号与一个内部时钟相同步22以产成一个内部复位信号。内部复位信号被加到CPU和电路中的其它模块以复位它们23，但是这个内部复位信号不被应用到DRAM控制器和端口控制器。可以替代的是，当将内部复位信号应用到CPU和其它的模块的同时，将增加由DRAM控制器生成的用于刷新DRAM中数据的刷新信号的速率24。然后，当在使外部复位信号无效时25，跟随着内部复位信号，将生成一个延迟的复位信号并将其应用到DRAM控制器和端口控制器这样将它们复位26。已经被复位的CPU能够很快重新配置DRAM和端口控制器并再次使能它们27以恢复刷新DRAM，然后结束序列28。
尽管这里只详细的描述了本发明的一种特定的实施方式，但是不背离本发明的范围，本领域的熟练技术人员可以作出不同的修改和改进。
权利要求
1．一个电路，用于在复位期间保持动态随机存取存储器中的数据，该电路包括一个复位控制器具有一个复位输入用以接收一个外部复位信号，一个第一输出用以提供一个内部复位信号以响应外部复位信号的接收，和一个第二输出用以提供延迟的复位信号以响应外部复位信号的接收但是与内部复位信号相延迟；一个中央处理单元(CPU)具有一个与复位控制器的第一输出相耦合的输入；一个DRAM控制器具有一个与复位控制器的第二输出相耦合的第一输入，一个与CPU的一个输出相耦合的第二输入，和一个与DRAM相耦合的输出，用以向DRAM提供一个定期的刷新信号以阻止存储在其中的数据被丢失；其中仅仅在外部复位信号已经结束的时候才生成延迟的复位信号，这样在从复位控制器中接收内部复位信号时复位CPU，但是DRAM控制器继续生成刷新信号以刷新DRAM直到接收到延迟的复位信号，其中复位DRAM控制器然后由CPU将其重新配置，以使它能够再次开始生成刷新信号。
2．依据权利要求1的一个电路，其中复位控制器包括一个复位信号生成设备用于生成内部复位信号以响应所接收到的外部复位信号的开始并且生成延迟的复位信号以响应接收到外部复位信号的结束。
3．依据权利要求1的一个电路，其中复位控制器还包括一个与DRAM控制器的一个控制输入相耦合的一个控制输出，以在接收到外部复位信号时提高刷新信号的频率。
4．依据权利要求1的一个电路，其中DRAM控制器包括一个刷新信号生成设备用于在第一个频率生成刷新DRAM所必须的周期性的刷新信号，这样存储在其中的数据不会被丢失。
5．依据权利要求4的一个电路，其中当从复位控制器接收到一个指示接收到了一个外部复位信号的控制信号时，刷新信号生成设备在一个第二频率生成周期性的刷新信号，第二频率要比第一频率高。
6．依据权利要求1的一个电路，还包括一个耦合在DRAM控制器和一个端口之间的端口控制器以耦合到DRAM，从而选择是否使能该端口，其中端口控制器具有一个输入与复位控制器的延迟输出相耦合，端口控制器使端口无效并被复位以响应延迟的复位信号的接收。
7．依据前面任何的权利要求，一个便携式的电子装置包括用于存储数据的动态随机存取存储器和一个电路，其中DRAM控制器输出与DRAM相耦合。
8．一种用于在复位期间保持存储在一个便携式电子装置中的动态随机存取存储器中数据的方法，该方法包括步骤由一个DRAM控制器生成刷新信号以保持存储在DRAM中的数据；生成一个内部复位信号以响应一个外部复位信号的接收；生成一个延迟的复位信号以响应外部复位信号的接收，但是比内部复位信号延迟一段时间；至少复位该便携式电子装置的一个中央处理单元(CPU)以响应CPU接收到内部复位信号；至少复位该便携式电子装置的一个DRAM控制器以响应DRAM控制器接收到延迟的复位信号；这样DRAM控制器在CPU的复位期间能继续向DRAM生成刷新信号。
9．依据权利要求8的保持存储在DRAM中的数据的一种方法，其中还包括步骤；在接收到外部复位信号时提高由DRAM控制器所生成的刷新信号的频率。
10．依据权利要求8的保持存储在DRAM中的数据的一种方法，其中生成内部复位信号以响应接收到的外部复位信号的开始，并生成延迟的复位信号以响应所接收到的外部复位信号的结束。
11．依据权利要求8的保持存储在DRAM中的数据的一种方法，其中由装置的用户来生成外部复位信号。
12．依据权利要求8的保持存储在DRAM中的数据的一种方法，其中由装置中的其它电路来生成外部复位信号。
全文摘要
当从复位单元接收到的一个外部复位信号时,将其与内部时钟相同步以生成内部复位信号,将该信号加到CPU和电路中的其它模块以将它们复位。在将内部复位信号加到CPU的同时,提高由DRAM控制器所生成的用于刷新DRAM中数据的刷新信号的速率。然后,当使外部复位信号无效时,生成一个延迟的复位信号并将其加到DRAM控制器以将其复位。已经被复位的CPU能够很快重新配置DRAM控制器,使它刷新DRAM从而能保持DRAM中的数据。
文档编号G11C11/406GK1215865SQ9812346
公开日1999年5月5日 申请日期1998年10月27日 优先权日1997年10月27日
发明者拉尔福·斯诺登, 温迪·里德, 格林·詹姆斯·泽尼, 关伟坚, 朱安琪, 姚庆良 申请人:摩托罗拉公司