电子装置的制造方法
【专利说明】电子装置
[0001]相关申请的交叉引用
[0002]本申请要求于2014年3月11日提交至韩国专利局的韩国专利申请N0.10-2014-0028322的优先权，其全部内容通过引用合并于此。
技术领域
[0003]本专利文件涉及存储电路或装置及其在电子装置或系统中的应用。
【背景技术】
[0004]近来，随着电子装置或设备趋向于小型化、低功耗、高性能及多功能等等，需要能够存储例如计算机、便携式通信装置等的各种电子装置或设备中的信息的电子装置，并且已着手研宄和开发这种电子装置。这种电子装置的实例包括能够利用根据施加的电压或电流而在不同电阻状态之间切换的特性来存储数据并且能够被实施成各种构造的电子装置，例如，电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)和E-fuse等。
【发明内容】
[0005]本专利文件中公开的技术包括存储电路或装置及其在电子装置或系统中的应用，以及电子装置的各种实施，其中电子装置能够提高集成度并改进其性能特性。
[0006]在一个实施例中，一种电子装置包括半导体存储器单元，所述半导体存储器单元包括顺序地层叠在衬底上的第一至第T平面(T为2或更大的自然数)，所述第一至第T平面中的每个包括一个或更多个单元垫，其中第t平面的第t单元垫(t为自然数且范围在I至T)包括在第一方向上延伸的第t下部线、安置在所述第t下部线上方并在与所述第一方向相交叉的第二方向上延伸的第t上部线、以及位于所述第t下部线与所述第t上部线之间的交叉点处的第t可变电阻元件；第(t+Ι)平面的第(t+Ι)单元垫与在所述第一方向上彼此相邻的两个相邻的第t单元垫中的一个的第一半和所述两个相邻的第t单元垫中的另一个的第二半重叠，其中所述第二半在所述第一方向上与所述第一半相邻；第(t+Ι)平面的第(t+Ι)单元垫包括安置在所述第一半和所述第二半中的第t上部线、安置在所述第t上部线上方并在所述第一方向上延伸的第(t+Ι)上部线、以及位于所述第t上部线与所述第(t+i)上部线之间的交叉点处的第(t+i)可变电阻元件；耦合至每个第t下部线的第t下触点、耦合至每个第t上部线的第t上触点、以及耦合至每个第(t+i)上部线的第(t+1)上触点分别与每个第t下部线的中部、每个第t上部线的中部、以及每个第(t+i)上部线的中部重叠。
[0007]上述装置的实施例可包括以下的一个或更多个。
[0008]所述第(t+Ι)上触点位于所述两个相邻的第t单元垫之间。所述第t下触点和所述第t下部线的组合、所述第t上触点和所述第t上部线的组合、以及所述第(t+i)上触点和所述第(t+Ι)上部线的组合分别具有T形截面。当所述第t单元垫和所述第(t+i)单元垫中的每个被分成四个象限时，所述第t下触点、所述第t上触点和所述第(t+i)上触点位于所述四个象限的边界。安置在所述第t下触点的一侧的第t可变电阻元件的数量与安置在所述第t下触点的另一侧的第t可变电阻元件的数量相同，安置在所述第t上触点的一侧的第t可变电阻元件的数量与安置在所述第t上触点的另一侧的第t可变电阻元件的数量相同，安置在所述第t上触点的一侧的第(t+i)可变电阻元件的数量与安置在所述第t上触点的另一侧的第(t+Ι)可变电阻元件的数量相同，并且安置在所述第(t+i)上触点的一侧的第(t+Ι)可变电阻元件的数量与安置在所述第(t+i)上触点的另一侧的第(t+i)可变电阻元件的数量相同。在平面图中，所述第一至第T平面中的第(4n+l)平面(η为O或更大的整数)彼此重叠，所述第一至第T平面中的第(4η+2)平面彼此重叠，所述第一至第T平面中的第(4η+3)平面彼此重叠，并且所述第一至第T平面中的第(4η+4)平面彼此重叠。所述半导体存储器单元还包括选择元件，所述选择元件插入在所述第t可变电阻元件和所述第t下部线之间、所述第t可变电阻元件和所述第t上部线之间、所述第(t+Ι)可变电阻元件和所述第t上部线之间、和/或所述第(t+Ι)可变电阻元件和所述第(t+Ι)上部线之间。第(t+2)平面的第(t+2)单元垫与在所述第一和第二方向上彼此相邻的四个相邻的第t单元垫中的第一个的第一四分之一、所述四个相邻的第t单元垫中的第二个的第二四分之一、所述四个相邻的第t单元垫中的第三个的第三四分之一、以及所述四个相邻的第t单元垫中的第四个的第四四分之一重叠，其中所述第一至第四四分之一在所述第一和第二方向上彼此相邻，并且第(t+3)平面的第(t+3)单元垫与在所述第二方向上彼此相邻的两个相邻的第t单元垫中的一个的第一半和所述两个相邻的第t单元垫中的另一个的第二半重叠，其中所述第二半在所述第二方向上与所述第一半相邻。
[0009]在另一实施例中，一种电子装置包括半导体存储器单元，其包括:单元垫，其安置在衬底之上，并且包括下部线、与所述下部线相交叉的上部线、以及位于所述下部线和所述上部线之间的交叉点处的可变电阻元件，其中所述单元垫具有位于所述下部线的一半和所述下部线的另一半之间的第一边界，以及位于所述上部线的一半和所述上部线的另一半之间的第二边界；下触点，其耦合至每个下部线并且与所述第二边界重叠；以及上触点，其耦合至每个上部线并与所述第一边界重叠。
[0010]在上述装置中，所述下触点和所述下部线的组合、所述上触点和所述上部线的组合可分别具有T形截面。
[0011]所述电子装置还可包括微处理器，其包括:控制单元，其被配置成从所述微处理器的外部接收包括命令的信号，并执行对所述命令的提取和译码，或控制所述微处理器的信号的输入或输出；运算单元，其被配置成基于所述控制单元对所述命令的译码的结果来执行运算；以及存储器单元，其被配置成存储用于执行所述运算的数据、与执行所述运算的结果相对应的数据、或执行所述运算的数据的地址，其中所述半导体存储器单元为所述微处理器中的所述存储器单元的一部分。
[0012]所述电子装置还可包括处理器，其包括:核心单元，其被配置成利用数据而基于从所述处理器的外部输入的命令来执行对应于所述命令的运算；高速缓冲存储器单元，其被配置成存储用于执行所述运算的数据、与执行所述运算的结果相对应的数据、或执行所述运算的数据的地址；以及总线接口，其连接在所述核心单元与所述高速缓冲存储器单元之间，并且被配置成在所述核心单元与所述高速缓冲存储器单元之间传输数据，其中所述半导体存储器单元为所述处理器中的所述高速缓冲存储器单元的一部分。
[0013]所述电子装置还可包括处理系统，其包括:处理器，其被配置成对所述处理器接收的命令进行译码，并基于对所述命令译码的结果来控制对信息的运算；辅助存储器装置，其被配置成存储用于对所述命令和所述信息进行译码的程序；主存储器装置，其被配置成从所述辅助存储器装置调用并存储所述程序和所述信息，从而使所述处理器能够在执行所述程序时使用所述程序和所述信息来执行所述运算；以及接口装置，其被配置成执行所述处理器、所述辅助存储器装置和所述主存储器装置中的至少一个与所述外部之间的通信，其中所述半导体存储器单元为所述处理系统中的所述辅助存储器装置或所述主存储器装置的一部分。
[0014]所述电子装置还可包括数据存储系统，其包括:存储装置，其被配置成存储数据并保存存储的数据，而不管是否供电；控制器，其被配置成根据从外部输入的命令来控制数据输入到所述存储装置和输出数据到所述存储装置；暂时存储装置，其被配置成暂时存储在所述存储装置与外部之间交换的数据；以及接口，其被配置成执行所述存储装置、所述控制器和所述暂时存储装置中的至少一个与外部之间的通信，其中所述半导体存储器单元为所述数据存储系统中的所述存储装置或所述暂时存储装置的一部分。
[0015]所述电子装置还可包括存储器系统，其包括:存储器，其被配置成存储数据并保存存储的数据，而不管是否供电；存储器控制器，其被配置成根据从外部输入的命令来控制数据输入到所述存储器和输出数据到所述存储器；缓冲存储器，其被配置成缓冲在所述存储器与所述外部之间交换的数据；以及接口，其被配置成执行所述存储器、所述存储器控制器和所述缓冲存储器中的至少一个与所述外部之间的通信，其中所述半导体存储器单元为所述存储器系统中的所述存储器或所述缓冲存储器的一部分。
[0016]这些和其它方面、实施方式和相关优点在考虑本文所提供的附图和对实施例的描述的情况下将变得更为清晰，其旨在提供对本发明的进一步的解释。
【附图说明】
[0017]图1A为平面图，示出根据本发明的实施例的包括单元垫的半导体装置。
[0018]图1B为沿图1A的线A1-A1’和截取的截面图。
[0019]图1C为平面图，示出根据本发明的实施例的包括多个单元垫的半导体装置。
[0020]图2A至2C示出根据本发明的实施例的包括第一和第二平面的半导体装置。
[0021]图3A至3C示出根据本发明的实施例的包括第一至第三平面的半导体装置。
[0022]图4A至4C示出根据本发明的实施例的包括第一至第四平面的半导体装置。
[0023]图5示出根据本发明的实施例的包括5个或更多个平面的半导体装置。
[0024]图6示出基于所公开的技术来实施存储电路的微处理器。
[0025]图7示出基于所公开的技术来实施存储电路的处理器。
[0026]图8示出基于所公开的技术来实施存储电路的系统。
[0027]图9示出基于所公开的技术来实施存储电路的数据存储系统。
[0028]图10示出基于所公开的技术来实施存储电路的存储系统。
【具体实施方式】
[0029]下文将参照附图描述本发明的各种实施例。
[0030]附图可能不一定按比例绘制，并且在一些情况下，为了清晰地示出实施例的某些特征，附图中的至少一些结构的比例被放大。在呈现具有多层结构的两层或更多层的附图或描述的实施例时，这些层的相对位置关系或这些层的排列顺序反映实施例的特定实施，而不同的相对位置关系或层的排列顺序也是可能的。此外，多层结构的实施例的描述或说明可能不反应所述特定多层结构(例如，在两个示出的层之间可存在一个或更多个额外的层)中所存在的所有层。作为特定的实例，当描述或示出的多层结构中的第一层被称为位于第二层“上”或“上方”或位于衬底“上”或“上方”时，所述第一层可直接形成于所述第二层或所述衬底上，但是也可存在一个或更多个其它的中间层存在于所述第一层与所述第二层或所述衬底之间的结构。
[0031]图1A为平面图，示出根据本发明的实施例的包括单元垫(cell mat)的半导体装置，图1B为沿图1A的线A1-A1’和B1-B1’截取的截面图。
[0032]参见图1A和1B，所述半导体装置包括具有预定结构(未示出)的衬底100和安置在衬底100上方的单元垫Ml。单元垫Ml包括多个下部线L1、多个上部线L2和可变电阻元件R1。所述多个下部线LI在平行于衬底100的表面的第一方向上延伸，例如，平行于线A1-A1’。所述多个上部线L2安置在下部线LI上方，并且在平行于衬底100的同一表面且与第一方向相交叉的第二方向上延伸。例如，上部线L2平行于线B1-B1’延伸。可变电阻元件Rl插入在下部线LI和上部线L2之间并且位于交叉点处，即，分别位于下部线LI和上部线L2的相交区域中。
[0033]下部线LI和上部线L2分别耦合至对应的可变电阻元件Rl的底端和顶端，并且向可变电阻元件Rl供应电压或电流。下部线LI和上部线L2可由一种或更多种导电材料形成，例如，由金属、金属氮化物、掺杂有杂质的半导体材料或其组合形成。
[0034]可变电阻元件Rl可由根据施加至其的电压或电流而在不同的电阻状态之间切换的材料形成。在一个实施例中，可变电阻元件Rl包括用于RRAM、PRAM, FRAM、MRAM等中的各种可变电阻材料中的一种。所述可变电阻材料包括诸如过渡金属氧化物或基于钙钛矿的材料的金属氧化物、诸如基于硫族化物的材料的相变材料、铁电材料、铁磁材料等。
[0035]可变电阻元件Rl可具有单层结构或层叠有多个层的多层结构，并且具有组合的可变电阻特性。在一个实施例中，可变电阻元件Rl具有包括缺氧金属氧化物层和富氧金属氧化物层的双层结构。富氧金属氧化物层可包括满足化学计量比的材料，例如1^02或Ta2O5O缺氧金属氧化物层可包括与满足化学计量比的材料相比缺少氧的材料。缺氧金属氧化物层可包括T1x，其中X小于2，或可包括TaOy，其中y小于2.5。
[0036]在双层结构中，根据向可变电阻元件Rl施加的电压或电流，缺氧金属氧化物层的氧空位可被供应给富氧金属氧化物层，从而在富氧金属氧化物层中形成电流路径。此外，根据所施加的电流或电压，缺氧金属氧化物层的氧空位可不被供应给富氧金属氧化物层，从而使富氧金属氧化物层中所形成的电流路径消失。因此，可变电阻元件Rl的电阻状态可在高电阻状态和低电阻状态之间变化。在一个实施例中，除可变电阻材料外，可变电阻元件Rl还包括电极材料。可变电阻元件Rl的电阻状态可变化以存储不同的数据。
[0037]存储单元MC形成在下部线LI和上部线L2的每个相交区域中。在一个实施例中，可变电阻元件Rl在下部线LI和上部线L2的相交区域中具有