电阻式存储器的形成以及测试方法
【技术领域】
[0001]本发明关于一种电阻式存储器，特别是有关于能提高数据维持效能的电阻式存储器的形成以及测试方法。
【背景技术】
[0002]目前，非易失性存储器是以快闪式存储器(Flash)为主流，但随着元件不断微缩，快闪式存储器面临栅极穿透氧化层过薄导致存储时间缩短，以及操作电压过大等缺点。因此，各种不同形态的非易失性存储器正积极的被研发以取代快闪式存储器，其中电阻式随机存取存储器(Resistive Random Access Memory,RRAM)通过电阻值的改变来达到存储效应，并利用其非易失的特性作为存储器元件，具有操作电压小、存储时间长、多状态存储、结构简单及面积小等优点。
[0003]电阻式存储器在制造完成之后，会先经过形成处理(forming process)，以使电阻式存储器从绝缘状态切换为阻抗状态。接着，通过对电阻式存储器进行设定或是重置，可以改变电阻式存储器的阻抗值，以便将数据存储在电阻式存储器中。因此，通过测量流经电阻式存储器的电流(例如设定电流Iset、重置电流Ireset)可得到电阻式存储器的阻抗信息，进而得到所存储的数据。然而，电阻式存储器在经过烘烤测试之后，容易造成设定电流Iset会下降，使得无法明确区分出设定电流Iset以及重置电流Ireset。于是，电阻式存储器的数据维持(retent1n)性能会下降。
[0004]因此，需要一种能提高数据维持性能的电阻式存储器。
【发明内容】
[0005]本发明的目的是提供一种电阻式存储器的形成以及测试方法，以能提高电阻式存储器的数据维持性能。
[0006]本发明的技术方案是提供一种形成方法，适用于具有多个电阻式存储单元的一电阻式存储器。依序提供一第一形成电压以及一第二形成电压至电阻式存储单元，以便将电阻式存储单元由一绝缘状态切换成一阻抗状态。提供一重置电压至电阻式存储单元，以便将电阻式存储单元的阻抗状态转变为一第一阻抗。提供一设定电压至电阻式存储单元，以便将电阻式存储单元的阻抗状态由第一阻抗转变为一第二阻抗。设定电压大于第二形成电压，以及第二形成电压大于第一形成电压。
[0007]本发明还提供了一种测试方法，适用于具有多个电阻式存储单元的一电阻式存储器。依序提供一第一形成电压以及一第二形成电压至电阻式存储单元，以便将电阻式存储单元由一绝缘状态切换成一阻抗状态。提供一重置电压至电阻式存储单元，以便将电阻式存储单元的阻抗状态转变为一第一阻抗。提供一设定电压至电阻式存储单元，以便将电阻式存储单元的阻抗状态由第一阻抗转变为一第二阻抗。对电阻式存储单元执行一验证程序。在完成验证程序之后，烘烤电阻式存储器。设定电压大于第二形成电压，以及第二形成电压大于第一形成电压。
[0008]通过本发明提供的电阻式存储器的形成以及测试方法，电阻式存储器在经过烘烤测试之后，设定电流的衰减量会变小，数据保存的效果较佳。此外，通过于形成电压后重复提供重置电压以及设定电压至电阻式存储器内的存储单元，可增加存储器的性能，并提升存储器的良率。
【附图说明】
[0009]图1显示根据本发明一实施例所述的电阻式存储器的存储单元的示意图；
[0010]图2显示根据本发明一实施例所述的测试系统的示意图；
[0011]图3显示根据本发明一实施例所述的形成方法，适用于具有多个电阻式存储单元的一存储器装置；
[0012]图4A显示根据本发明一实施例所述的施加形成电压VF1、VF2或是设定电压Vset至电阻式存储单元的示意图；
[0013]图4B显示图4A中端点Tl上电压与时间的关系图；
[0014]图4C显示根据本发明一实施例所述的施加重置电压Vreset至电阻式存储单元的不意图；
[0015]图5显示根据本发明一实施例所述的测试方法，适用于具有多个电阻式存储单元的一存储器装置；以及
[0016]图6显示数据保存测试结果的示意图，用以说明传统测试方法以及图5的测试方法的差异。
[0017]主要元件符号说明
[0018]100?存储单元；
[0019]110?金属-绝缘体-金属元件；
[0020]120?晶体管；
[0021]200?测试系统；
[0022]210?电阻式存储器；
[0023]220?测试设备；
[0024]BL?位线；
[0025]I?电流；
[0026]S310-S340、S502-S518 ?步骤；
[0027]VC?端点；
[0028]VFl、VF2?形成电压；
[0029]Vreset?重置电压；
[0030]Vset?设定电压；以及
[0031]WL?字元线。
【具体实施方式】
[0032]为让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下:
[0033]图1显示根据本发明一实施例所述的电阻式存储器的存储单元100的示意图。存储单元100包括金属-绝缘体-金属元件(metal-1nsulator-metal,以下简称MIM元件)110以及晶体管120。MIM元件110耦接于位线BL以及晶体管120之间，而晶体管120耦接于M頂元件110以及源极线SL之间，其中晶体管120的栅极耦接于字元线WL。在图1中，可通过对M頂元件110施加一偏压来改变M頂元件110的电阻值。例如，可通过位线BL或是源极线SL来改变M頂元件110的电阻值。此外，当存储单元100被读取时，可通过位线BL提供一读取电压至该M頂元件110，并根据M頂元件110的电流值的变化来判定存储单元100所存储的数据的逻辑位准为何。
[0034]图2显示根据本发明一实施例所述的测试系统200的示意图。测试系统200包括电阻式存储器210以及测试设备220。电阻式存储器210包括由多个存储单元(例如图1的存储单元100)所形成的存储器阵列。测试设备220会提供不同的电压至电阻式存储器210内的存储单元。举例来说，测试设备220会提供形成电压VFl与形成电压VF2至电阻式存储器210内的存储单元，以使存储单元能从初始状态(即绝缘状态)切换为阻抗状态。换言之，测试设备220可对存储单元执行特殊的电刺激程序，又称为形成处理(formingprocess)。此外,测试设备220会分别提供设定电压Vset以及重置电压Vreset至存储单元，以改变存储单元的阻抗。并且，测试设备220可根据存储单元的电流I来判断存储单元所存储的数据。
[0035]图3显示根据本发明一实施例所述的形成方法，适用于具有多个电阻式存储单元的一存储器装置。同时参考图2与图3，首先，在步骤S310，测试设备220会提供形成电压VFl至电阻式存储器210内的存储单元。接着，在步骤S320，测试设备220会提供形成电压VF2至电阻式存储器210内的存储单元，其中形成电压VF2大于形成电压VFljP VF2>VF1。在经过步骤S310与S320之后，电阻式存储器210内的存储单元会由绝缘状态切换成阻抗状态。接着，在步骤S330，测试设备220会提供重置电压Vreset至电阻式存储器210内的存储单元，以进行初始化重置，使得存储单元的阻抗状态转变为第一阻抗。接着，在步骤S340，测试设备220会提供设定电压Vset至电阻式存储器210内的存储单元，以便将存储单元的阻抗状态由第一阻抗转变为第二阻抗，其中设定电压Vset大于形成电压VF2，即Vset>VF2。在此实施例中，第一阻抗为高阻抗，而第二阻抗为低阻抗。
[0036]图4A显示根据本发明一实施例所述的施加形成电压VF1、VF2或是设定电压Vset至电阻式存储单元的示意图。在图4中，存储单元包括MIM元件400,其中MIM元件400包括电极410、可变电阻层420以及电极430。电极410与430的材料分别例如是金属或是石圭。可变电阻层420设置在电极410与电极430之间,其中可变电阻层420会在不同的偏压条件下改变其电阻率。在图4A中，电极410耦接于端点Tl，而电极430耦接于端点T2。在一实施例中，端点Tl耦接于位线BL(例如图1的位线BL)，而端点T2经由导通的晶体管(例如图1的晶体管120)而耦接于源极线SL(例如图1的源极线SL)。在图4A中，形成电压VF1、形成电压VF2以及设定电压Vset经由端点Tl而施加在同一电极410。此外，当形成电压VFl、形成电压VF2或是设定电压Vset施加在电极410时，源极线SL会被接地，于是端点T2会经由晶体管而耦接于接地端GND，即0V。
[0037]图4B显示图4A中端点Tl上电压与时间的关系图。在时间期间P1，形成电压VFl会施加在端点TI上。接着，在时间期间P2，形成电压VF2会施加在端点TI上，其中形成电压VF2的电压位准大于形成电压VFl的电压位准。接着，在时间期间P3，设定电压Vset会施加在端点Tl上，其中设定电压Vset的电压位准大于形成电压VF2的电压位准。在此实施例中，时间期间P2大于时间期间P3，而时间期间P3大于时间期间Pl。值得注意的是，图4B中时间期间