用于使用电荷监测形成存储器单元的设备及方法
【专利说明】用于使用电荷监测形成存储器单元的设备及方法
[0001]优先权串请
[0002]本申请案主张2013年2月20日提出申请的第13/772，056号美国申请案的优先权的权益，所述美国申请案以其全文引用的方式并入本文中。
【背景技术】
[0003]例如计算机的设备及其它电子产品(例如，数字电视、数字相机、蜂窝式电话、平板计算机、游戏装置、电子阅读器及类似物)通常具有带有用于存储信息的存储器单元的存储器装置。一些存储器装置可包含甚至在未经供电时仍存储信息的非易失性单元。
【附图说明】
[0004]图1图解说明一个实施例中的用于形成电阻式随机存取存储器单元的电路；
[0005]图2A图解说明另一实施例中的用于形成电阻式存储器单元的电路；
[0006]图2B是图解说明图2A的电路实施例的操作的时序图；
[0007]图3图解说明利用多个比较器来编程存储器单元的电路；且
[0008]图4是使用模/数转换器的另一形成设备实施例的图解说明。
【具体实施方式】
[0009]常见的非易失性存储器形式包含快闪存储器、EPROM(可擦除可编程只读存储器)、EEPR0M(电可擦除可编程只读存储器)及类似物。已开发称作电阻式随机存取存储器(RRAM)的相对新的非易失性存储器形式，其使用新技术来形成存储器单元。
[0010]在RRAM中，通过施加相对高电压使电介质通过细丝的形成传导。用于制作RRAM的材料包含(但不限于)基于二元过渡金属氧化物的材料、基于铜的材料及硫属化物。
[0011 ] 为形成或编程RRAM存储器单元，将存储器单元置于接通状态中且施加特定电压达特定时间量。形成RRAM存储器单元的先前方法使用开环控制，将固定电压施加到每一存储器单元达所设定时间量。典型电压介于从约3伏特到约5伏特的范围内以形成存储器单元且从约2伏特到约3伏特的范围内以编程所述存储器单元，此取决于所使用的材料、包含厚度、位线/字线的电阻率、行及位线驱动器差异及类似物的局部变化。典型形成时间介于从10纳秒到100纳秒的范围内。同样，此值取决于用于形成单元的材料而变化。形成RRAM存储器单元可首次被视为编程存储器单元。
[0012]然而，上述技术可并非最优的，这是因为其将每一 RRAM存储器单元视为相同的。实际上，每一单元为稍微不同的。
[0013]—些单元需要较多电压或电荷来形成存储器单元。一些单元需要较少电压或电荷。使用电压及时间的固定值可在使用比所需要多的电力时导致过度电力消耗。使用过度电力量还可不利地影响RRAM存储器单元的使用寿命。
[0014]相反，电压及时间的相同固定值可不足以形成特定RRAM存储器单元。使用不足电力量可导致有缺陷的RRAM存储器单元。
[0015]图1展示使用自适应技术来形成RRAM存储器单元的本发明的实施例的概述。用于形成存储器单元的总电荷经监测。在图1中，将形成存储器单元110。出于清晰的目的，未图解说明可耦合到存储器单元110的其它组件，例如其它存储器单元、读取/写入线、电力及类似物。然而，应理解，存储器单元操作所需的典型耦合将存在于各种实施例中。
[0016]当开关102闭合时，电压Vin 101用于将电容器104充电。电容器104可包含离散电容器或寄生电容器。晶体管108配置为源极跟随器配置。因此，可以以下方式计算存储器单元110处的电压(Veell):
[0017]Vcell= V prog - Vgs
[0018]其中VpragS晶体管108的栅极处的电压且Vgs为晶体管108的栅极处的电压与晶体管108的源处的电压之间的差，此为晶体管108的固有性质。
[0019]电容器104的使用使得用于形成存储器单元110的电荷易于通过测量电容器的电压Vmp(存在于节点105处)经监测。用于形成存储器110单元的电荷可使用以下方程式计算:
[0020]Qset= AVcap^Cref
[0021]其中Craf为电容器104的电容，AVeap为节点105处的电压的改变，且Qset为施加到存储器单元110的总电荷。
[0022]通过适当技术，可监测形成存储器单元110的过程。此后，可动态地调整(例如，改变)用于形成存储器单元110的电压以考虑到存储器单元110的特性。举例来说，如果存储器单元I1正过于缓慢地消耗电荷(例如，在特定时间量之后经监测电荷低于特定(例如，预定)值)，借此过于缓慢地形成存储器单元110，那么可增加Vprog使得存储器单元110以较高速率消耗电荷。类似地，如果存储器单元110正过于快速地消耗电荷，此可过于快速地形成存储器单元110，那么可减小\_使得存储器单元110以较低速率消耗电荷。
[0023]存在可用于监测及控制存储器单元的充电的数种技术。展示用于监测电压ν-的比较器的使用的实施例展示于图2A中。电压Vin 201、预充电开关202、电压Veap 205、电容器204、晶体管208、电压Vprag 206及存储器单元210起到类似于图1中所展示的以类似方式编号的元件的作用。
[0024]比较器230耦合到电容器204。比较器230具有两个输入:正输入232及负输入234。参考电压Vraf 220在参考电压节点处耦合到负输入234。比较器230还具有耦合到控制逻辑240的输出236。控制逻辑240具有耦合到电压Vprog 206的输出242及耦合到预充电开关202的输出244。在一个实施例中，Vprag 206为从4伏特到6伏特，Vin 201为从5伏特到7伏特，且Vraf 220为从3伏特到6伏特。电容器204的值可介于从大约100飞法拉(fF)到I毫微法拉(nF)的范围内。
[0025]比较器230经配置使得当电压Veap 205降到低于电压Vraf 220时输出236跳脱。当输出236跳脱时，控制逻辑240可经配置以降低(此在一些实施例中可包含关断)电压Vprog206。在其它实施例中，控制逻辑240可经配置以在关于电压、电荷或时序的特定经监测情形中升高电压Vprog 206。
[0026]图2B是图解说明图2A的电路实施例的可能操作方案的时序图。图形250表示预充电开关202的接通/关断状态，其中高值为接通且低值为关断。图形260表示Veap 205处的电压。图形270表示比较器230的输出236。图形280表示如由控制逻辑240控制的Vprog 206处的电压。图形290表示存储器单元210处的电压。图形250、260、270、280、290中的每一者相对于增加的时间绘制。
[0027]在图2B的图形250、260、270、280、290的左手侧，所有电平为低的。当预充电开关202接通(由移动到高电平的图形250的振幅表示)时，电容器204开始充电，由图形260中所展示的增加的电压Veap 205所图解说明。在特定时间量之后，预充电开关202关断(由从高电平移动到低电平的图形250的振幅表示)。同时，当电压Vmp变得高于电压V 220时比较器230的输出236变高，如在图形270中所图解说明。当到达开始形成存储器单元的过程的时间时，将电压Vprag设定为高电平，如在图形280中所展示。如在图形260中所展示，响应于将Vprog设定为高，电容器204开始放电且电压V 开始减小。当电压V 变为低于电压Vraf时，比较器230的输出236变低，如在图形270中所见。此导致控制逻辑240关断(例如，将Vprag的值减小到零)电压Vprag，如在图形280中所见。此导致存储器单元210处的电压变为零，因此完成形成RRAM存储器单元的过程。
[0028]如上文所陈述，通过使用比较器230来监测电容器204的电压，可监测流动到存储器单元210中的电荷。在图2A及2B中所展示的实施例中，实质上，比较器230正监测形成存储器单元210的过程。如果存储器单元210比所期望形成地更快，那么电容器204将快速放电，从而导致Vprog被快速关断。如果存储器单元210比所期望形成地更缓慢，那么电容器204将更缓慢地放电，从而导致Vprog稍后被关断，使得存储器单元210经受充电达较长时间段。
[0029]图3中展示编程电路的另一实施例。电压Vin 301、预充电开关302、电压Veap 305、电容器304、晶体管308、电压Vprog 306及存储器单元310起到类似于图1及2A中所展示的以类似方式编号的元件的作用。
[0030]此处，电容器304耦合到三个比较器360、370及380的正输入。三个比较器360、370,380中的每一者的负输入分别耦合到不同参考电压Vrafl362、Vraf2372及Vraf3382。因此，电压Vrafl362耦合到比较器360的负输