体管512的导通电压。由于η型晶体管512不被导通电压(临界电压)所偏压，故η型晶体管在晶体管饱和区外面的线性区内弱(weakly)导通。
[0110]在周期T2，ρ型晶体管511是导通，η型晶体管512是弱导通。以交叉电流而言，弱导通的η型晶体管512，其导致小数值的Λ V，是优于(preferable)完全导通的η型晶体管512。然而，若Λ V太小，则在非选择方块的情况下SELH不会放电至VNP。
[0111]含有交叉电流的功率消耗可表示为:(VDD-VNP)*Crossbar I* (?T1+?T2，图3)。
[0112]不含交叉电流的功率消耗可表示为:(VDD-VNP)*minimal I*(T2，图6).。
[0113]若“minimal I”相对于“Crossbar I”愈小，则功率消耗降低的改良性愈佳。因此，若η型晶体管512愈是弱导通，则功率消耗降低的改良性愈佳。
[0114]因为在周期Τ1时，VBS 604由VDD骤然转至VNP+ Λ V，η型晶体管512在周期Τ1时是完全地导通一小段周期。在大部分的周期Τ1时，η型晶体管512是完全地(fully)导通(conduct)，而在周期T1的早期，至少有导通电压是被施加至η型晶体管512。η型晶体管512在周期Τ1晚期，只是弱导通，而导通电压是不再施加至η型晶体管512。
[0115]在周期Τ2，VBS 604维持在VNP+ Δ V，使得η型晶体管持续地弱导通于线性区内。
[0116]图7显示电平移位器的VBS 704，其显示非选择方块讯号，其是相同于电平移位器VBS 604(显示选择方块讯号)。如图6的VBS 604，η型晶体管512在周期Τ1时只在一小段时间完全导通，而在周期Τ2时是被偏压而在线性区内弱导通。然而，对于电平移位器处理非选择方块讯号，SELB 702始终(throughout)维持在高，使ρ型晶体管511保持在截止。因为Ρ型晶体管511保持在截止，故没有电流流于VDD与VNP之间。
[0117]因此，VDD与VNP之间的交叉电流在图6及图7中是被最小化，尽管相同的讯号VBS604/704被使用在电平移位器分别处理选择方块讯号与非选择方块讯号。
[0118]图8绘示具有存储器阵列的集成电路的一部分的方块图，包含图5的电平移位器。
[0119]译码器级810、电平移位级820、通道栅极830、与阵列840是被绘示。译码器级810处理行地址讯号以选择或非选择方块或字线。范例性的译码器级810是更详细地绘示在图9中。电平移位级820加宽电压范围，例如从适用于地址讯号的窄输入电压范围，至适用于通道(pass)字线电压的宽输出电压范围，字线电压可以是高电平的正电压或高电平的负电压。范例性的电平移位级820是更详细地绘示在图10及图11中。通道栅极830通过施加合适的讯号至通道晶体管，以选择或非选择方块或字线，通道晶体管用来通过字线电压、或阻挡字线电压到达存储器阵列的字线。范例性的通道栅极830是更详细地绘示在图12中。存储器阵列储存数据，且可以是易失性或非易失性。存储器阵列的范例性的方块图是绘示在图21。
[0120]图9绘示图8的方块图的译码级，传送选择与非选择讯号至图10及图11的电平移位级。
[0121]译码级接收行地址讯号ΧΡΟ、XP1、XP2、XP3、及XP4，这些行地址讯号是在各别的NAND晶体管902、904、906、908、910被接收。讯号XSELEN是接收在NAND晶体管912。讯号XSELEN也是接收在ρ型晶体管914的栅极。NAND晶体管的一端被耦接至VSS、另一端耦接至反相器918的输入端与ρ型晶体管914与916的漏极。ρ型晶体管914与916的源极被耦接至VDD。ρ型晶体管916的栅极被耦接至反相器918的输出。反相器918的输出为选择讯号。选择讯号是被反相器920反相而产生WLSELB、并被反相器922反相而产生SLSELB。
[0122]响应于高的XSELEN讯号、与适当的行地址讯号XP0-XP4，输出讯号WLSELB与SLSELB是低的，表示被选择的字线或存储器方块。响应于低的XSELEN讯号、或选择其他字线或存储器方块(非选择此字线或存储器方块)的行地址讯号XP0-XP4，输出讯号WLSELB与SLSELB是高电平，表示非选择的字线或存储器方块。
[0123]在所绘示的译码级，选择或非选择讯号的两个复本(copy)是被产生。其他实施例可传送一个复本、或三个或多个复本，视其电平移位器、通道晶体管、及存储器阵列的设计。
[0124]图10绘示图8的方块图的电平移位级，用于字线通道晶体管讯号，并整合图5的电平移位器。运作方式大致上相仿于图5。
[0125]电平移位器以ρ型晶体管1011与1014接收来自图9的讯号WLSELB，并产生输出讯号WLSELH。这些讯号可以合称为WL，因为电平移位器产生选择与非选择讯号而用于字线电压的通道晶体管。
[0126]图11绘示图8的方块图的电平移位级，用于源级线通道晶体管讯号，并整合图5的电平移位器。运作方式大致上相仿于图5。
[0127]电平移位器以ρ型晶体管1121与1124接收来自图9的讯号SLSELB，并产生输出讯号SLSELH与SLSELHB。这些讯号可以合称为SL，因为电平移位器产生选择与非选择讯号，而用于位在存储器阵列之中的NAND字符串的相反端的字符串选择与地源线电压的通道晶体管。
[0128]如图5，电平移位器包含多个级。第一级包含ρ型晶体管1121与η型晶体管1122，并加宽电压范围为VDD至VNP2。第二级包含ρ型晶体管1124与η型晶体管1125，并加宽电压范围为VPP至VNP2。
[0129]输出讯号SLSELH是在第二级后被产生。故输出讯号SLSELH具有VPP至VNP2的电压范围。
[0130]输出讯号SLSELHB是从第一级而非第二级之后的反相器被产生。因此，输出讯号SLSELHB的电压范围并不包含VPP。反相器包含ρ型晶体管1126与η型晶体管1127。若端点Ν1具有电压VDD，则SLSELHB具有电压VNP2。若端点N1具有电压VNP2，则SLSELHB具有电压VLSP。在一例子中，VLSP = VDDo
[0131]图12绘示图8的方块图的通道晶体管，接收来自图10及图11的电平移位器的通道晶体管讯号。
[0132]讯号WLSELH是接收自图10的输出。讯号SLSELH及SLSELHB是来自图11的输出。
[0133]在一例子中，字线或存储器方块是被选择。WLSELH为高，故而导通通道晶体管1202并将全局字线电压VGWL[63:0]耦接至字线VWL[63:0]。SLSELH为高，故而导通通道晶体管1204并将全局字符串选择线电压VGSSL[15:0]耦接至字符串选择线VSSL[15:0]，还导通通道晶体管1206并将全局地选择线电压VGGSL耦接至地选择线VGSL。SLSELHB为低，故而截止通道晶体管1208并将VDESEL解耦(decouple)于字符串选择线VSSL[15:0]，还截止通道晶体管1210并将全局地选择线电压VDESEL解耦于地选择线VGSL。
[0134]在另一例子中，字线或存储器方块是不被选择。WLSELH为低，故而截止通道晶体管1202并将全局字线电压VGWL [63:0]解耦于字线VWL[63:0]。SLSELH为低，故而截止通道晶体管1204并将全局字符串选择线电压VGSSL [15:0]解耦于字符串选择线VSSL [15:0]，还截止通道晶体管1206并将全局地选择线电压VGGSL解耦于地选择线VGSL。SLSELHB为高，故而导通通道晶体管1208并将VDESEL耦接至字符串选择线VSSL[15:0]，还导通通道晶体管1210并将VDESEL耦接至地选择线VGSL。
[0135]其他实施例包含不同数量的讯号型式，包含更多或更少的数量。举例来说，VSSL与VGSL可被移除。其他实施例包含不同线数的讯号型式。举例来说，字线可以更多或更少，而字符串选择线可以更多或更少。
[0136]图13绘示图10及图11的电平移位器的电压曲线，其显示选择方块讯号。电压曲线包含 XSELEN 1302、SELB 1304、VBS 11306、VBS21308、WLSELH 1310、SLSELH 1312 与SLSELHB 1314。运作方式大致上相仿于图6。
[0137]图14绘示图10及图11的电平移位器的电压曲线，其显示非选择方块讯号。电压曲线包含 XSELEN 1402、SELB 1404、VBS11406、VBS21408、WLSELH 1410、SLSELH 1412、与SLSELHB 1414。运作方式大致上相仿于图7。
[0138]图13及图14与图6及图7的不同之处在于图13及图14包含额外的电压曲线。XSELEN 1302/1402是用于图9的译码器的致能讯号。替代单一 SELH讯号的是，WLSELH1310/1410与SLSELH 1312/1412是分别用于字线与字符串选择线的SELH讯号群。替代单一 VBS讯号的是，VBS1 1306/140