Usb存储器装置的制造方法
【专利说明】USB存储器装置
[0001][相关申请案]
[0002]本申请案享有以日本专利申请案2014-185375号(申请日:2014年9月11日)作为基础申请案的优先权。本申请案通过参照该基础申请案而包含基础申请案的所有内容。
技术领域
[0003]本发明的实施方式涉及一种USB存储器装置。
【背景技术】
[0004]近年来，作为用于个人计算机(PC)等电子设备的可装卸的存储媒体，已知有USB存储器装置，该USB存储器装置内置闪存，且具备通用串行总线(Universal Serial Bus:USB)连接器。
【发明内容】
[0005]本实施方式提供一种能够抑制配线面积增大并且减少噪声的USB存储器装置。
[0006]实施方式的USB存储器装置具备衬底、及壳体。衬底设置有能够存储数据的半导体芯片、能够与外部设备电连接的多个动作用接口、基准电位接口、及基准电位配线。壳体将衬底保持于内部并且连接于基准电位接口，且具有导电性。动作用接口之一与外部设备的基准电位电连接。基准电位配线将和外部设备的基准电位电连接的动作用接口与基准电位接口电连接。
【附图说明】
[0007]图1是第1实施方式的USB存储器装置的立体图。
[0008]图2是第1实施方式的USB存储器装置的分解图。
[0009]图3是第1实施方式的USB存储器装置的剖视图。
[0010]图4是第2实施方式的第1例的基准电位接口与壳体的连接部的剖视图。
[0011]图5是第2实施方式的第2例的基准电位接口与壳体的连接部的剖视图。
[0012]图6是第2实施方式的第3例的基准电位接口与壳体的连接部的剖视图。
[0013]图7是第2实施方式的第4例的基准电位接口与壳体的连接部的剖视图。
[0014]图8是第2实施方式的第4例的基准电位接口与壳体的连接部的剖视图。
[0015]图9是第3实施方式的衬底的立体图。
[0016]图10是第3实施方式的USB存储器装置的剖视图。
[0017]图11是第4实施方式的第1例的USB存储器装置的立体图。
[0018]图12是第4实施方式的第1例的USB存储器装置的分解图。
[0019]图13是第4实施方式的第1例的USB存储器装置的剖视图。
[0020]图14是第4实施方式的第2例的USB存储器装置的立体图。
[0021]图15是第4实施方式的第2例的USB存储器装置的分解图。
[0022]图16是第5实施方式的壳体的立体图。
[0023]图17是第5实施方式的USB存储器装置的剖视图。
[0024]图18是第6实施方式的USB存储器装置的剖视图。
[0025]图19是第7实施方式的衬底的立体图。
[0026]图20是第7实施方式的衬底的分解图。
[0027]图21是第7实施方式的USB存储器装置的剖视图。
[0028]图22是第8实施方式的USB存储器装置的剖视图。
【具体实施方式】
[0029]以下，参照附图对实施方式进行说明。当该说明时，遍及所有图，对于共同的部分标注共同的参照符号。
[0030]1.第1实施方式
[0031]对第1实施方式的USB存储器装置进行说明。
[0032]1.1关于USB存储器装置的构成
[0033]首先，使用图1及图2对本实施方式的USB存储器装置的构成进行说明。图1是本实施方式的USB存储器装置的立体图，图2是将图1所示的USB存储器装置分解所得的图。
[0034]如图1及图2所示，USB存储器装置具备衬底1、壳体2、以及固定部件3。
[0035]衬底1具备设置于其上表面的4个动作用接口 6、及2个基准电位接口 7。进而，衬底1在其背面具备未图示的半导体芯片及连接于该半导体芯片的电路，还具备用来保护这些半导体芯片及电路的密封树脂30。
[0036]半导体芯片包含能够存储数据的存储器用半导体芯片(例如NAND(Not_And，与非)型闪存)、及控制该存储器用半导体芯片的控制用半导体芯片。另外，存储器用半导体芯片及控制用半导体芯片可由1个半导体芯片形成，亦可为独立的各自分开的半导体芯片。
[0037]动作用接口 6是用以谋求与连接USB存储器装置的外部设备(主机设备)电连接的接口。4个动作用接口 6包含从外部设备接收电源电压的接口或收发控制信号或数据的接口，其至少1个为用来从外部设备接收基准电位(例如接地电位)的接口。当然，动作用接口 6的个数并不限于4个，也可以为3个以下或5个以上的情况。
[0038]基准电位接口 7与壳体2相接。而且，基准电位接口 7通过形成于衬底1的未图示的基准电位配线而与动作用接口 6中的用来接收基准电位的接口连接。
[0039]壳体2包含金属或导电性的树脂，在内部保持衬底1及固定部件3的一部分。当与外部设备连接时，通过将壳体2的前端部插入至外部设备的USB接口而将动作用接口 6与外部设备电连接。
[0040]固定部件3例如包含绝缘性的树脂。而且，固定部件3通过将其一部分插入至壳体2内部而与壳体2 —同将衬底1固定于壳体2的内部。
[0041]对于所述USB存储器装置的构造更详细地进行说明。图3是USB存储器装置的剖视图，表示沿着图1的A1-A1线的截面(以下，将其称为前视图)、沿着B1-B1线的截面(以下，将其称为侧视图)、及沿着C1-C1线的截面(以下，将其称为俯视图)。另外，在以下说明中，将沿着图3的C1-C1线的方向上的附图左侧定义为USB存储器装置的前方，将附图右侧定义为后方。此外，在附图中，为了使衬底1、壳体2、及固定部件3等的轮廓容易理解，存在以彼此不接触的方式描绘的部分，但这些部件也可以接触。
[0042]如图3的侧视图及俯视图所示，动作用接口 6及基准电位接口 7设置于衬底1表面上。但是，这些接口 6及7也可以为接口的整体埋入至衬底1且接口的表面露出的情况。在此情况下，接口 6及7的上表面与衬底1的上表面处于同一面上。或者，这些接口 6及7也能以包含其底面的一部分埋入至衬底1且上表面露出的方式设置。在此情况下，接口 6及7成为其上表面从衬底1的上表面突出的形状。
[0043]此外，衬底1在其底面具备所述存储器用半导体芯片100及控制用半导体芯片110，还具备基准电位配线4、未图示的半导体元件(电阻或电容器等被动元件及/或晶体管等主动元件)、以及连接存储器用半导体芯片100、控制用半导体芯片110、及动作用接口6的金属配线。为了保护这些半导体元件、基准电位配线4、金属配线、存储器用半导体芯片100、及控制用半导体芯片110，由所述密封树脂30被覆。另外，金属配线的一部分也可以作为设置于衬底1的上表面或内部的多层配线而设置。
[0044]基准电位配线4以包围存储器用半导体芯片100的方式设置，且经由形成于衬底1内部的接点5而与从外部设备接收基准电位的动作用接口 6及基准电位接口 7连接。另夕卜，基准电位配线4可以设置于衬底1的上表面，也可以作为多层配线而设置于衬底1的内部。进而，基准电位配线4于设置于衬底上表面及底面时，其整体或一部分也可以埋入至衬底1。进而，基准电位配线4能以包围存储器用半导体芯片100及控制用半导体芯片110的方式形成，其形状及配置并不受限定。
[0045]此外，如前视图及侧视图所示，壳体2在其底面的内侧具备基座31。基座31可以通过对壳体2的一部分进行加工而形成，也可以作为与壳体2不同体的零件设置于壳体2上。而且，衬底1设置于基座31上，且衬底1的背面与基座31相接。
[0046]此外，如侧视图及俯视图所示，壳体2在其底面的内侧具有用来与衬底1的基准电位接口 7连接的连接部8。连接部8也既可以通过将壳体2的一部分加工成凸型形状而形成，又可