Te)的相变材料形成，并且因此电阻根据温度而变化时，所述电阻式存储器装置可以是相变RAM(PRAM)。在另一示例中，当可变电阻装置由上部电极、下部电极、以及插入在其间的复合金属氧化物形成时，电阻式存储器装置可以是电阻式RAM(RRAM)。在另一示例中，当可变电阻装置由磁上部电极、磁下部电极、以及插入其间的介电材料来形成时，电阻式存储器装置可以是磁性RAM(MRAM)。
[0053]读/写电路120相对于所述存储器单元进行读取和写入操作。读/写电路120可以经由多个位线而连接到存储器单元，并且可以包括写驱动器，以将数据写入到存储器单元；以及感测放大器，用于感测存储器单元的电阻组件。
[0054]控制逻辑130可以控制存储装置100的整体操作，并且还可以控制读/写电路120执行诸如写入和读取的存储器操作。在一个示例中，存储器装置100可以包括电源发生器(未示出)，用于产生用于读取和写入操作的各种写入电压和读取电压。写入电压和读取电压的电平可以在控制逻辑130的控制下进行调节。同样，在一个示例中，存储器装置100可以包括参考信号发生器(未示出)，用于产生用于读取操作的各种参考信号。例如，参考信号发生器可产生参考电流和/或参考电压。参考电流和/或参考电压的电平可在控制逻辑130的控制下进行调整。
[0055]在存储装置100的写入操作中，存储器单元阵列110的存储器单元的可变电阻器的电阻值可以根据写数据增加或减少。例如，存储器单元阵列110的存储器单元的每个可以具有根据当前存储数据的电阻值，并且电阻值可能根据要写入每个存储器单元的数据而增加或者降低。上述写操作可以分为复位写操作和设置写操作。在电阻式存储器单元中，设置状态可具有相对低的电阻值，而复位状态可具有相对高的电阻值。
[0056]在一些示例性实施例中，当在数据上执行写入和读取操作时，区域可以被定义为写操作和读操作的单元，并且一个区域数据可以被分类成多个子区域数据。此外，多个子区域数据的每个可被控制为分配到多个层中的任何一个。在一个示例中，伴随一个写命令，至少一个区域数据可以被提供给存储器系统10，并且存储器系统10可以以区域为单位来处理数据。而且，根据一些示例性实施例，多个区域数据的每个可以被分类为多个子区域数据，并且至少两个子区域数据可以被控制为被写入到不同的层。为了分配子区域数据到多个层中的任何一个中，存储器控制器200可以包括层分配单元210。
[0057]根据上述实施例，即使在层之间在单元特性、分布和耐久的劣化程度方面存在差异，数据的期望(或，可替换地，预定的)单元(例如，区域单元)的比特误码率(BER)可以是均匀的。
[0058]例如，由于存储器装置100的层间中产生热量的差别，存储器装置100可以在分散的裂化或耐久的劣化中具有差别，使得写入到具有高分散或耐久的裂化的层的区域数据可能更容易造成写入到其上的区域数据中的错误。用于校正错误的算法可能需要基于具有高比特误码率(BER)的层来设计。通常，由于各自层可以具有不同的BER，所以用于纠错的算法可能是复杂的或用来纠错的奇偶校验数据的大小可能增加。换句话说，为了保证数据可靠性的资源可能增加。然而，根据至少一些示例性实施例，数据的可靠性可以通过均匀化区域数据的BER来增加。
[0059]可替代地，存储器装置100和存储器控制器200可以被集成为一个半导体装置。例如，存储器装置100和存储器控制器200可以被集成为一个半导体装置，以形成存储卡。例如，被集成为一个半导体装置的存储器装置100和存储器控制器200可以形成PC卡(PCMCIA)、紧凑型闪存卡(CF)、智能媒体卡(SM/SMC)、记忆棒、多媒体卡(丽C、RS-MMC、或MMCmicro)、SD卡(SD、miniSD卡、或microSD)、通用闪存(UFS)等。在另一实例中，被集成为一个半导体装置的存储器装置100和存储器控制器200形成固态盘/驱动器(SSD)。
[0060]被包含在如上配置的存储器系统10中的存储装置100的详细操作的示例如下所示。图2是示出图1的存储器装置100的示例的框图。
[0061]参考图2，存储器装置100可以包括存储器单元阵列110、读/写电路120、以及控制逻辑130。而且，存储器装置100还可以包括参考信号发生器140、电源发生器150、行译码器160、和列译码器170。另外，读/写电路120可以包括感测放大器121和写驱动器122。
[0062]图2的存储器装置100的操作的示例描述如下。
[0063]存储器单元阵列110中提供的存储器单元可以被连接到多个第一信号线和多个第二信号线。第一信号线可以是位线BL，并且第二信号线可以是字线WL。各种电压信号或电流信号通过位线BL和字线WL来提供，数据可以从所选择的存储器单元读取或写入到所选的存储器单元中，并且可以防止对于其它非选择的存储器单元的数据读取或者写入。
[0064]可替代地，可以利用命令CMD来接收用于指示存储器单元的地址ADDR。地址ADDR可以包括:行地址X_ADDR，以选择存储器单元阵列110的字线WL；和列地aY_ADDR，以选择存储器单元阵列110的位线BL。行译码器160响应于行地址X_ADDR来执行字线选择操作。列译码器170响应于列地址Y_ADDR来执行位线选择操作。另外，地址ADDR的至少一个比特可以包括层选择信息，以用于选择包括将被访问的存储器单元的至少一个层。
[0065]被连接到位线BL的读/写电路120可以将数据写入到存储器单元或可以从存储器单元读取数据。在一些示例性实施例中，电源发生器150可以生成用于写入操作的写电压Vwrite，并且生成用于读操作的读电压Vread。写电压Vwrite可以包括设置电压和复位电压来作为与写入操作相关的各种电压。此外，读电压Vread可以包括位线电压、预充电电压、和钳位电压来作为与读电压相关的各种电压。写电压Vwrite和读电压Vread可以通过读/写电路120而提供给位线BL或通过行译码器170而提供给字线WL。
[0066]可替代地，参考信号发生器140可以产生参考电压Vref和参考电流Iref，来作为与数据读操作相关的各种参考信号。例如，感测放大器121可连接至位线BL中的一个节点(例如，感测节点)，并且数据值可以通过比较感测节点的电压和参考电压Vref来确定。或者，当应用电流检测方法时，参考信号发生器150可以产生参考电流Iref并且提供参考电流Iref给存储器单元阵列110，并且数据值可以通过比较由于参考电流Iref而造成的感测结点的电压和参考电压Vref来确定。
[0067]此外，读/写电路120可以基于所读取的数据的确定结果，提供通过/失效信号P/F到控制逻辑130。控制逻辑130可以参考通过/失效信号P/F来控制存储器单元阵列110的写操作和读操作。
[0068]控制逻辑130可以输出各种控制信号CTRL_RW，以基于从于存储器控制器200接收的CMD命令、地址ADDR、以及控制信号CTRL，将数据写入存储器单元阵列110或从存储器单元阵列110读取数据。因此，控制逻辑130可以在存储器装置100中控制各种操作。
[0069]根据一些示例性实施例，数据区域可以根据提供到存储器装置100的地址ADDR和数据DATA而被分布并写入到多个层中。或者，分布并写入到多个层的区域数据可以根据提供到存储器装置100的地址ADDR而被读取。区域的单元可以不同地定义，并且可以例如是纠错单元。当纠错单元是扇区时，扇区数据可以被分类为多个子扇区数据，并且多个子扇区数据可以被分布并写入到多个层中。
[0070]由于上述操作，由于数据的纠错单元被分配并写入到多个层，数据的纠错单元的比特误码率(BER)可以被均匀化。因此，即使多个层中的一些相对较大地被劣化，增加数据的具体纠错单元的BER的可能性或造成不可校正的错误的可能性可以减小。
[0071]在电阻式存储器系统10中包括的存储器控制器200的详细操作的示例如下所示。
[0072]图3是示出图1的存储器控制器200的示例的框图。
[0073]参考图3，存储器控制器200可包括处理单元220、工作存储器230、纠错码(ECC)单元240、主机接口 250、和存储器接口 260。此外，工作存储器230可以包括地址变换单元231和层分配单元210。虽然在图3中未示出，但是存储器控制器200还可以包括各种其它部件，例如，被配置成存储针对采用存储器系统10的装置的初始引导操作所需的代码数据的只读存储器(ROM)，或者被配置为控制缓冲存储器装置的缓冲存储器控制器。
[0074]处理单元220可以包括中央处理单元(CPU)或微处理器(MP)，并控制存储器控制器200的整体操作。处理单元220可以被称为处理器。处理器可以是中央处理单元(CPU)、控制器、或专用集成电路(ASIC)，其当执行存储在存储器中的指令时，配置处理器来作为被配置为均匀地将扇区数据分布到多个层之间，使得扇区数据中的比特误码率(BER)更均匀的专用计算机。因此，包括处理器的存储器系统10可以通过减少用来成功执行纠错的资源(比特)的量来改善存储器系统10自身的功能。
[0075]处理单元220可以被配置为驱动固件，以用于控制存储器控制器200，并且固件可以在工作存储器230中加载和驱动。存储器控制器200可以经由各种标准接口与外部主机通信，并且主机接口250可以提供在外部主机和存储器控制器200之间的这种标准接口。标准接口可以包括各种接口协议，例如高级技术附件(AT A )、串行AT A (SAT A )、外部SAT A (E -SATA)、小型计算机小型接口(SCSI)、串行连接SCSI (SAS)、外围组件互连(PCI)、PCIExpress(PC1-E) ,IEEE 1394、通用串行总线(USB)、安全数字(SD)卡、多媒体卡(MMC)、嵌入式多媒体卡(eMMC)、和紧凑式闪存(CF)卡。
[0076]存储器接口 260可以提供在存储器控制器200和存储器装置100之间的接口。例如，存储器接口 260可通过存储器接口 260向和从存储器装置100传输和接收写数据和读数据。此外，存储器接口 260可进一步提供在存储器控制器200和缓冲存储器装置(未示出)之间的接口。
[0077]ECC单元240可以执行ECC编码操作，以基于写数据生成奇偶校验数据，并执行ECC译码操作以检测和校正读数据中的错误。ECC单元240可以对于数据的所需(或，可替换地，预定)单元进行ECC编码和译码操作。例如，如上所述，扇区数据可以被定义为ECC编码和译码操作的单元。虽然图3示出了 ECC单元240作为存储器控制器200的组件，但是ECC单元240可以被包括在存储器装置100中。
[0078]由处理单元220驱动以控制存储器控制器200的固件和驱动固件所需的元数据可以被存储在工作存储器230中。工作存储器230可通过各种存储器装置来实施，例如，以高速缓冲存储器、动态随机存取存储器(DRAM)、静态RAM(SRAM)、相变RAM(PRAM)、和闪速存储器装置中的至少一个来实施。然而，示例性实施例不限于此。例如，工作存储器230可以是任何易失性存储器，例如静态RAM(SRAM)、动态RAM(DRAM)、或同步DRAM(SDRAM)。
[0079]当执行固件时，处理单元220可以被配置为执行各种功能块的功能。例如，在工作存储器230中的固件可以在当由处理单元220执行时配置处理单元220，以将工作存储器230描述作为地址变换单元231和层分配单元210。地址变换单元231可以存储指示将基于地址变换操作而实际被访问的存储器单元的物理位置的地址(例如，物理地址)。当主机访问存储器系统10时，主机可以提供逻辑地址到存储器控制器200。地址变换单元231可以包括映射表(未示出)，其被配置为存储有关在逻辑地址和物理地址之间的映射关系的信息，并且处理单元220可以使用地址变换单元231来将来自主机的逻辑地址变换为物理地址。
[0080]可替代地，在一些示例性实施例中，处理单元220可以使用层分配单元210来执行层分