电阻式存储器装置和列解码器的制造方法
【专利说明】电阻式存储器装置和列解码器
[0001]本申请要求于2014年12月16日提交到韩国知识产权局的第10-2014-0181614号韩国专利申请的权益，该韩国专利申请的公开内容通过引用全部包含于此。
技术领域
[0002]本公开涉及一种电阻式存储器装置，更具体地说，涉及一种包括列解码器的电阻式存储器装置和一种操作该电阻式存储器装置的方法，所述列解码器能够执行双向驱动操作。
【背景技术】
[0003]根据对具有大容量和低功耗的存储器装置的要求，正在对非易失性的且不需要刷新操作的下一代存储器装置进行研究。下一代存储器装置需要具有动态随机存取存储器(DRAM)的高集成度特性、闪存的非易失性特性和静态RAM(SRAM)的高速度。作为下一代存储器装置，相变RAM(PRAM)、纳米浮栅存储器(NFGM)、聚合物RAM(PoRAM)、磁性RAM(MRAM)、铁电RAM(FeRAM)和电阻RAM(RRAM)已经得到重视。
【发明内容】
[0004]本公开描述了一种能够执行双向驱动操作并且对位线提供适当偏置的电阻式存储器装置。本公开也描述了一种操作这样的电阻式存储器装置的方法。
[0005]根据本公开的一方面，提供了一种电阻式存储器装置，所述电阻式存储器装置包括:存储器单元阵列，包括连接到多条信号线的存储器单元；列解码器，包括第一开关单元和第二开关单元，第一开关单元包括与所述多条信号线中的每条对应地布置的至少一个开关对，第二开关单元包括与第一开关单元的所述至少一个开关对对应地布置的一个开关对。第一开关单元包括连接到第一信号线的第一开关对，其中，第一开关对包括相同类型的第一开关和第二开关。第二开关单元包括具有连接到第一开关对的第三开关和第四开关的第二开关对。选择电压通过经由第一开关提供到第一信号线，抑制电压通过选择性地经由第一开关或第二开关被提供到第一信号线。
[0006]根据本公开的另一方面，提供了一种电阻式存储器装置，所述电阻式存储器装置包括:存储器单元阵列，包括连接到多条信号线的存储器单元；列解码器，包括第一开关单元和第二开关单元，其中，第一开关单元包括与所述多条信号线中的每条对应地布置的开关以驱动所述多条信号线，第二开关单元包括调节电压传输路径的开关以双向驱动存储器单元；写入/读取电路，通过列解码器对存储器单元执行写入操作和读取操作。第二开关单元还包括偏置开关单元，无论对于所述多条信号线的双向驱动如何，偏置开关单元控制抑制电压以通过附加的电压传输路径将抑制电压提供到所述多条信号线中的至少一条。
[0007]根据本公开的另一方面，提供了一种用于驱动多条信号线的列解码器，所述列解码器包括:第一 NMOS晶体管，连接在第一信号线与第一线之间；第二 NMOS晶体管，连接在第一信号线与传输抑制电压的第二线之间；第三NMOS晶体管，连接在第一线与传输选择电压的第三线之间；第四NMOS晶体管，连接在第二线与第三线之间。第一线根据第三NMOS晶体管和第四NMOS晶体管的开关状态来选择性地传输选择电压或抑制电压。当第一信号线被选择时，通过包括第三NMOS晶体管、第一线和第一NMOS晶体管的路径来将选择电压提供到第一信号线。
[0008]根据本公开的另一方面，提供了一种识别非易失性存储器装置的存储器单元的地址线的地址解码器，其中，将把数据编程到非易失性存储器装置或者将从非易失性存储器装置取回数据。地址解码器包括地址线，地址线结合一条或更多条附加地址线来对存储器装置的存储器单元进行编址。在第一开关闭合时第一开关使地址线与局部选择信号线电连接，在第一开关断开时第一开关使地址线与局部选择信号线电分离。在第二开关闭合时第二开关使地址线与程序抑制信号线电连接，在第二开关断开时第二开关使地址线与程序抑制信号线电分离。在第三开关闭合时第三开关使程序抑制信号线与局部选择信号线电连接，在第三开关断开时第三开关使程序抑制信号线与局部选择信号线电分离。在第四开关闭合时第四开关使局部选择信号线与全局选择信号线电连接，在第四开关断开时第四开关使局部选择信号线与全局选择信号线电分离。
[0009]根据本公开的一方面，提供了一种识别非易失性存储器装置的存储器单元的地址线的地址解码器，其中，将把数据编程到非易失性存储器装置或者将从非易失性存储器装置取回数据。地址解码器包括地址线，其中，地址线结合一条或更多条附加地址线来对存储器装置的存储器单元进行编址。在第一开关闭合时第一开关使地址线与第一局部选择信号线电连接，在第一开关断开时第一开关使地址线与第一局部选择信号线电分离。在第二开关闭合时第二开关使地址线与第二局部选择信号线电连接，在第二开关断开时第二开关使地址线与第二局部选择信号线电分离。在第三开关闭合时第三开关使第一局部选择信号线与全局选择信号线电连接，在第三开关断开时第三开关使第一局部选择信号线与全局选择信号线电分离。在第四开关闭合时第四开关使第一局部选择信号线与程序抑制信号线电连接，在第四开关断开时第四开关使第一局部选择信号线与程序抑制信号线电分离。
【附图说明】
[0010]通过结合附图进行的下面的详细描述，将更清楚地理解本公开的示例性实施例，在附图中:
[0011]图1是示出包括根据示例性实施例的存储器装置的存储器系统的框图；
[0012]图2是示出图1的存储器装置的框图；
[0013]图3是示出图2的列解码器的框图；
[0014]图4是示出图2的存储器单元阵列的电路图；
[0015]图5A至图5C是示出图4的存储器单元的修改示例的电路图；
[0016]图6是示出图2的存储器单元阵列的结构和行解码器/列解码器的布置的框图；
[0017]图7至图9是示出电阻式存储器装置的各种存储器操作的电路图；
[0018]图10是示出根据示例性实施例的列解码器的结构的框图；
[0019]图11是示出图10的列解码器的操作的示例的电路图；
[0020]图12是示出图10的列解码器的操作的另一个示例的电路图；
[0021]图13A和图13B是示出图10的列解码器的操作的另一个示例的电路图；
[0022]图14和图15分别是示出根据另一个示例性实施例的列解码器的结构的框图和电路图；
[0023]图16是示出根据另一个示例性实施例的列解码器的结构的框图；图17和图18是示出根据该另一个示例性实施例的列解码器的结构的电路图；
[0024]图19是示出根据另一个示例性实施例的存储器装置的构造和操作的框图；
[0025]图20是示出根据示例性实施例的操作存储器装置的方法的流程图；
[0026]图21是示出根据另一个示例性实施例的存储器装置的框图；
[0027]图22是示出应用于根据示例性实施例的存储器系统存储卡系统的框图；
[0028]图23是示出应用于固态盘/驱动器(SSD)系统的根据示例性实施例的存储器系统的框图；以及
[0029]图24是示出包括根据示例性实施例的存储器系统的计算系统的框图。
【具体实施方式】
[0030]现在将参照附图更充分地描述本公开，在附图中示出了本公开的示例性实施例。然而，本公开可以以许多不同的形式来实施，并且不应被解释为受限于这里阐述的实施例。因此，本公开可以包括涉及本公开内容的构思和技术范围中所包括的所有修改、等同或替换。在附图中同样的附图标记指示同样的元件。在附图中，为了清晰可见会夸大结构的尺寸。
[0031]此外，这里列举的所有示例和条件语言将被解释为不受限于这些特定列举的示例和条件。在整个说明书中，除非有与之相反的具体的描述，否则单数形式可以包括复数形式。此外，使用诸如“包含”或“包括”的术语来说明列举形式、数量、过程、操作、组件和/或它们的组合的存在，但并不排除存在一个或更多个其它的列举形式、一个或更多个其它的数量、一个或更多个其它的过程、一个或更多个其它的操作、一个或更多个其它的组件和/或它们的组合。
[0032]虽然使用术语“第一”和“第二”来描述各种组件，但是清楚的是这些组件不受限于术语“第一”和“第二”。术语“第一”和“第二”仅用在每个组件之间进行区分。例如，在不与本公开冲突的情况下，第一组件可以指示第二组件或者第二组件可以指示第一组件。
[0033]除非另外明确地描述，否则这里使用的所有术语(包括描述性或技术性术语)应该被解释为具有对本领域的普通技术人员来说显而易见的意思。此外，在通用的字典中定义并且在下面的描述中使用的术语应该被解释为具有与相关描述中使用的意思相同的意思，并且除非这里另外明确描述，否则这些术语不应该被解释为理想的或过于形式化的。
[0034]如在这里所使用的，术语“和/或”包括一个或更多个相关所列项的任何和所有组合。当诸如“……中的至少一个(种)(者)”的表达出现在一列元件之后时，修饰整列元件而不修饰这列元件的个别元件。
[0035]图1是示出包括根据示例性实施例的存储器装置100的存储器系统10的框图。根据本示例性实施例，因为存储器系统10包括电阻式存储器单元，所以存储器装置100可以被称作电阻式存储器装置。可选择地，存储器装置100可以包括各种类型的存储器单元。例如，当存储器单元设置在多条第一信号线和多条第二信号线相互交叉的区域上时，存储器装置100可以被称作交叉点存储器装置。以下，存储器装置100被假定为电阻式存储器驻習
目.0
[0036]参照图1，存储器系统10可以包括存储器装置100和存储器控制器200。存储器装置100可以包括存储器单元阵列110、行解码器120、列解码器130和控制逻辑140。当存储器单元阵列110包括电阻式存储器单元时，存储器系统10可以被称作电阻式存储器系统。
[0037]响应于来自主机的写入/读取请求，存储器控制器200可以读取存储在存储器装置100中的数据或者可以控制存储器装置100来将数据写入存储器装置100。更详细地讲，存储器控制器200可以向存储器装置100提供地址ADDR、命令CMD和控制信号CTRL，因此可以控制关于存储器装置100的程序(或写入)操作和读取操作。此外，写入目标数据DATA和读取数据DATA可以在存储器控制器200与存储器装置100之间交换。
[0038]虽然未示出，但是存储器控制器200可以包括随机存取存储器(RAM)、处理单元、主机接口和存储器接口。RAM可以用作处理单元的操作存储器。处理单元可以控制存储器控制器200的操作。主机接口可以包括在主机与存储器控制器200之间交换数据的协议。例如，存储器控制器200可以通过利用各种接口协议中的至少一种来与外部信源(externalsource)(即，主机)通信，其中，所述接口协议包括USB、MMC, PC1-E、高级技术附件(ATA)、串行ATA、并行ATA、SCS1、ESDI和电子集成驱动器(IDE)。
[0039]存储器单元阵列110可以包括分别设置在多条第一信号线和多条第二信号线相互交叉的区域上的多个存储器单元(未示出)。在一些示例性实施例中，多条第一信号线可以是多条位线，多条第二信号线可以是多条字线。在其他示例性实施例中，第一信号线可以是字线，第二信号线可以是位线。根据本示例性实施例，字线和位线不需要被定义为独立的概念。换而言之，多个存储器单元中的每个可以连接在相互交叉布置的两条信号线之间，其中，一条信号线可以是字线而另一条信号线可以是位线。此外，写入驱动器和感测放大器(未示出)可以布置成用于写入/读取操作。可以被描述为写入驱动器/感测放大器连接到字线的一端或位线的一端。
[0040]在本示例性实施例中，每个存储器单元可以是存储一比特数据的单层单元(SLC)，或者可以是可以存储至少两比特数据的多层单元(MLC)。可选择地，存储器单元阵列110可以包括SLC和MLC两者。当将一比特数据写入一个存储器单元时，存储器单元可以根据被写入的数据具有两个电阻层分布。可选择地，当将两比特数据写入一个存储器单元时，存储器单元可以根据被写入的数据具有四个电阻层分布。在其他实施例中，如果存储器单元是存储三比特数据的三层单元(TLC)，那么存储器单元可以根据被写入的数据具有八个电阻层分布。然而，本公开的一个或更多个示例性实施例不限于此，根据另一个示例性实施例，每个存储器单元可以存储至少四比特数据。
[0041]在一些示例性实施例中，存储器单元阵列110可以包括具有二维水平结构的存储器单元。在其他示例性实施例中，存储器单元阵列110可以包括具有三维竖直结构的存储器单元。
[0042]存储器单元阵列110可以包括具有可变电阻器装置(未示出)的电阻式存储器单元。作为一个示例，当由相变材料(例如，Ge-Sb-Te)形成的可变电阻器装置的电阻根据温度而改变时，电阻式存储器装置可以是相变RAM(PRAM)。作为另一个示例，当包括上电极、下电极和上下电极之间的过渡金属氧化物的可变电阻器装置由复合金属氧化物形成时，电阻式存储器装置可以是电阻式RAM(RRAM)。作为另一个示例，当可变电阻器装置由磁性材料的上电极、磁性材料