的下电极和上下电极之间的电介质形成时，电阻式存储器装置可以是磁性 RAM (MRAM)。
[0043]行解码器120可以驱动多条字线，列解码器130可以驱动多条位线。行解码器120可以包括用于解码行地址的解码装置和开关装置，其中，根据解码的结果响应于各种行控制信号来控制所述开关装置的切换。相似地，列解码器130可以包括用于解码列地址的解码装置和开关装置，其中，根据解码的结果响应于各种列控制信号来控制所述开关装置的切换。
[0044]控制逻辑140可以控制存储器装置100的整体操作。控制逻辑140可以控制行解码器120和列解码器130以执行选择存储器单元的操作。例如，控制逻辑140可以通过处理来自外部的地址来产生行地址和列地址。存储器装置100可以包括用于产生在写入操作和读取操作中使用的各种写入电压和读取电压的电力生成装置(未示出)，在控制逻辑140的控制下，可以通过行解码器120将写入电压/读取电压提供到存储器单元。
[0045]在对存储器装置100执行的写入操作中，存储器单元阵列110的存储器单元的可变电阻可以根据被写入的数据来增大或减小。例如，存储器单元阵列110中的每个存储器单元可以根据当前存储的数据而具有电阻值，存储器单元阵列110的电阻值可以根据将被写入每个存储器单元的数据来增大或减小。如上面描述的写入操作可以分为重置写入操作和设置写入操作。
[0046]同时，数据写入方法可以被划分成单向写入方法和双向写入方法。根据双向写入方法，在重置写入操作和设置写入操作中时，施加到存储器单元的两端的电压差可以具有相同的极性(例如，因为位线的电压电平高，所以电压差可以具有第一极性)。相反，根据双向写入方法，在重置写入操作和设置写入操作中时，施加到存储器单元的两端的电压差可以具有不同的极性。例如，在重置写入操作中时，因为位线的电压电平比字线的电压电平相对高，所以施加到存储器单元的两端的电压差可以具有第一极性，在设置写入操作中，因为字线的电压电平比位线的电压电平相对高，所以施加到存储器单元的两端的电压差可以具有第二极性。此外，可以通过利用各种方法来驱动根据本示例性实施例的电阻式存储器单元。字线的电压电平可以在重置写入操作中相对高，位线的电压电平可以在设置写入操作中相对高。
[0047]同时，当出现施加到电阻式存储器单元的两端的电压差时，未被选择的电阻式存储器单元中会产生漏电流。为了减小漏电流，可以将适当电平的抑制电压(inhibitvoltage)施加到未被选择的字线和未被选择的位线。根据诸如设置写入、重置写入和读取操作的每个操作模式，可以将各个电平的电压提供给选择字线、未被选择的字线、选择位线和未被选择的位线。
[0048]根据本示例性实施例，电阻式存储器装置100的列解码器130能够对存储器单元执行双向写入操作，并且具有将选择电压提供给选择线(例如，选择位线)并将适当的偏置提供给未被选择的线(例如，未被选择的位线)的优化的开关结构。例如，因为根据本示例性实施例的列解码器130具有层次结构(hierarchical structure)，所以列解码器130可以包括控制与局部位线相关的切换的局部开关单元(未示出)和控制与全局位线相关的切换的全局开关单元(未示出)。在局部开关单元中，两个或更多个开关(例如，一个开关对)可以被布置成对应于一条局部位线，选择电压的传输可以通过开关对中的任意一个(第一开关)来控制，抑制电压的传输可以通过开关对中的另外一个(第二开关)来控制。此外，开关对可以包括相同类型的开关，并且可以包括例如两个NMOS晶体管作为开关。
[0049]在全局开关单元中，两个或更多个开关(例如，一个开关对)可以与包括多条局部位线的一个局部位线组对应地布置。在全局开关单元中，开关对可以包括与选择电压的传输有关的开关(第一开关)和与抑制电压的传输有关的开关(第二开关)。全局开关单元的开关对也可以包括相同类型的开关，并且可以包括例如两个NMOS晶体管作为开关。
[0050]利用上面的构造，当向未被选择的局部位线提供抑制电压时，抑制电压可以通过经过局部开关单元的每个开关对中的第二开关的路径和通过经过全局开关单元的每个开关对中的第二开关的路径来传输。因为抑制电压可以通过各个传输路径来传输，所以可以向未被选择的局部位线来适当地提供抑制电压，从而可以防止未被选择的局部位线浮置。
[0051]此外，根据本示例性实施例，为了使未被选择的线适当偏置，列解码器130可以包括偏置开关装置，其中，所述偏置开关装置可以接通或断开而不管与用于选择存储器单元的定址相关的控制信号(例如，列控制信号)如何。列解码器130可以产生至少一个附加控制信号，而与用于选择存储器单元的定址无关，偏置开关装置可以响应于附加控制信号将抑制电压提供到局部位线。例如，当局部位线组中的所有局部位线没有被选择时，局部位线组中的局部位线可以变得根据定址浮置。然而，根据本示例性实施例，可以激活对应于局部位线组的偏置开关装置以提供抑制电压到局部位线组中的局部位线。
[0052]根据本示例性实施例，对于存储器单元双向操作是可能的，对于多条线(例如，位线)适当的偏置是可能的。此外，因为使双向操作和偏置所需要的开关的数量的增加最小化，所以列解码器130所需要的区域的增加可以最小化。此外，控制开关所需要的控制信号的数量的增加可以最小化。
[0053]存储器控制器200和存储器装置100可以集成到半导体装置中。例如，存储器控制器200和存储器装置100可以集成到半导体装置中，因此可以构成存储卡。作为一个示例，存储器控制器200和存储器装置100可以集成到半导体装置中，因此可以构成PC卡(PCMCIA卡)、紧凑型闪存卡(CF卡)、智能媒体卡(SM/SMC)、记忆棒、多媒体卡(MMC、RS_MMC或MMCmicro)、SD卡(SD、迷你SD或微型SD)或通用闪存(UFS)。作为另一示例，存储器控制器200和存储器装置100可以集成到半导体装置中，因此可以构成固态盘/驱动器(SSD)。
[0054]下面将描述包括在存储器系统10中的存储器装置100的操作，其中，可以如上所述地构造所述存储器系统10。图2是示出图1的存储器装置100的框图。
[0055]参照图2，存储器装置100可以包括存储器单元阵列110、行解码器(X-Dec) 120、列解码器(Y-Dec) 130和控制逻辑140。此外，存储器装置100还可以包括写入/读取电路150、参考信号生成器160和电力生成器170。此外，写入/读取电路150可以包括感测放大器151和写入驱动器152。
[0056]根据示例性实施例的图2中示出的存储器装置100的操作如下:
[0057]存储器单元阵列110中包括的存储器单元可以连接到多条字线WL和多条位线BL。当通过位线BL和字线WL来提供各种电压信号或电流信号时，向被选择的存储器单元写入数据，或者从被选择的存储器单元读取数据，并且可以防止剩余的未被选择的存储器单元被写入或被读取。
[0058]除了命令CMD之外，可以接收到指示存取目标存储器单元的地址ADDR。地址ADDR可以包括用于选择存储器单元阵列110的字线的行地址X_ADDR和用于选择存储器单元阵列110的位线的列地aY_ADDR。行解码器120响应于行地址X_ADDR来执行字线选择操作，列解码器130响应于列地址Y_ADDR而执行位线选择操作。
[0059]写入/读取电路150可以连接到位线BL，因此可以向存储器单元写入数据或者可以从存储器单元读取数据。在一些示例性实施例中，电力生成器170可以产生用于写入操作的写入电压Vwrite和用于读取操作的读取电压Vread。写入电压Vwrite包括与写入操作相关的各种电压，并且可以包括设置电压和重置电压。此外，电力生成器170可以产生用于偏置未被选择的线的抑制电压Vinh。写入电压Vwrite、读取电压Vread和抑制电压Vinh可以通过列解码器130提供到位线BL或者通过行解码器120提供到字线WL。
[0060]同时，参考信号生成器160可以产生参考电压Vref和参考电流Iref作为与数据读取操作有关的各种参考信号。例如，感测放大器151可以连接到位线BL的节点(例如，感测节点)以确定数据，可以通过将感测节点的电压与参考电压Vref进行比较来确定数据值。可选择地，当使用电流感测方法来确定数据时，参考信号生成器160可以产生参考电流Iref并且将参考电流Iref提供到存储器单元阵列110，可以通过将由于参考电流Iref造成的感测节点的电压与参考电压Vref进行比较来确定数据值。
[0061]此外，写入/读取电路150可以根据读取数据的读取结果来向控制逻辑140提供通过/失败信号P/F。控制逻辑140可以基于通过/失败信号P/F控制存储器单元阵列110的写入操作和读取操作。
[0062]控制逻辑140可以基于从存储器控制器200接收的命令CMD、地址ADDR和控制信号CTRL向存储器单元阵列110输出用于将数据写入存储器单元阵列110或者用于从存储器单元阵列110读取数据的各种控制信号CTRL_RW。通过这样做，控制逻辑140可以控制存储器装置100中的各种整体的操作。
[0063]根据本示例性实施例，列解码器130可以通过解码列地址Y_ADDR来产生各种内部控制信号，并且可以根据内部控制信号将写入电压Vwrite、读取电压Vread和抑制电压Vinh提供到位线BL。虽然图2中未示出，但是除了内部控制信号之外，列解码器130可以从控制逻辑140接收一个或更多个控制信号，并且可以通过利用控制信号来驱动位线BL。
[0064]图3是示出图2的列解码器130的框图。如图3中所示，存储器单元阵列110可以包括连接到存储器单元的多条位线，连接到存储器单元的位线可以被称作局部位线LBL。局部位线LBL可以包括多个位线组BLGl、BLG2、……BLG4，每个位线组可以包括多条局部位线。此外，全局位线GBLUGBL2、......可以被布置成对应于位线组BLGl、BLG2、......BLG4。
[0065]同时，列解码器130可以包括局部开关单元131和全局开关单元132，其中，局部开关单元131控制局部位线LBL与全局位线GBLl、GBL2、......之间的连接，全局开关单元
132控制全局位线GBL1、GBL2、……与写入/读取电路140之间的连接。全局位线GBL1、
GBL2、......可以连接到预定线GSEL，其中，选择电压经由全局开关单元132传输到预定线
GSEL0在局部开关单元131中，对应于一条局部位线LBL布置的局部开关LSW可以包括两个或更多个开关。此外，在全局开关单元132中，对应于一条全局位线GBL布置的全局开关GSW可以包括两个或更多个开关。
[0066]同时，在图3中，可以利用各种方法控制局部开关单元131和全局开关单元132。例如，可以独立地控制图3的局部开关单元131中的对应于每条局部位线的局部开关LSW。可选择地，图3的存储器单元阵列110可以被划分成至少两个区域，局部开关单元131的对应于不同区域的局部开关LSW可以共享控制信号线。例如，当第一位线组BLGl和第二位线组BLG2对应于相互不同的区域时，分别与位线组BLGl和位线组BLG2对应的局部开关单元131的第一组开关SWGl和局部开关单元131的第二组开关SWG2可以共享控制信号。根据本示例性实施例，在存储器装置100(存储器装置100的实施可以如上面描述地变化)中，适当的偏置被提供到多条局部位线LBL。
[0067]图4是示出图2的存储器单元阵列110的电路图。存储器单元阵列110可以包括多个单元区域。在图4中，示出了一个单元区域，单元区域可以是例如，片(tile)。
[0068]参照图4，存储器单元阵列110可以包括多条字线WLO至WLn、多条位线BLO至BLm和多个存储器单元MC。这里，字线WL的数量、位线BL的数量和存储器单元MC的数量可以根据一个或更多个实施例而变化。此外，通过一条字线连接的存储器单元MC可以被定义为页单元PAGE。
[0069]多个存储器单元MC中的每个可以包括可变电阻器装置R和选择装置D。可变电阻器装置R也可以被称作可变电阻材料，选择装置D也可以被称作开关装置。
[0070]在一些示例性实施例中，选择装置D可以连接在多条位线BLO至BLm中的一条与可变电阻器装置R之间，可变电阻器装置R可以连接在选择装置D与多条字线WLO至WLn中的一条之间。然而，本公开的示例性实施例不限于此。可变电阻器装置R可以连接在多条位线BLO至BLm中的一条与选择装置D之间，选择装置D可以连接在可变电阻器装置R与多条字线WLO至WLn中的一条之间。
[0071]可变电阻器装置R可以响应于施加到其的电脉冲而切换成多种电阻状态中的一种。在一些示例性实施例中，可变电阻器装置R可以包括具有根据电流而变化的结晶态的相变材料。相变材料可以包括各种材料，例如，通过组合两种元素而得到的GaSb、InSb、InSe或Sb2Te3，通过组合三种元素而得到的GeSbTe、GaSeTe、InSbTe、SnSb2Te4S InSbGe，