专利名称：受光器件阵列和受光器件阵列芯片的制作方法
技术领域：
本发明涉及受光器件阵列，特别是涉及可以降低受光器件间的串扰的受光器件阵列。此外，还涉及可以减小芯片尺寸的受光器件阵列。
受光器件阵列，在例如波分复用传送方式的光通信系统中，用于在接收一侧使多路传送过来的光分离并监视每一个波长光谱的光分波器中。
用
图1说明光分波器的一个例子。该光分波器以输入光纤2、准直透镜4、衍射光栅6和作为光检测器的受光器件阵列和器件8为构成要素，用彼此嵌入的3个管状构件装配起来。单芯的输入光纤2用光纤连接部分14固定到透明的光纤装配用管10的端面的光纤固定用窗口12上。准直透镜4被固定到中间管16的端部上。衍射光栅6被固定到衍射光栅装配用管18的端面的衍射光栅固定用窗口20上。在本例中，在中间管16的两个端部上外装有光纤装配用管10和衍射光栅装配用管18，使得可以在光轴方向上移动且作成可以在光轴周围旋转，以便进行主动对准(active alignment)。
从输入光纤2导入到管内部后，相应于输入光纤2的孔径数进行了扩展的发散光束，到达准直透镜4，在变换成平行光束后到达衍射光栅6。相应于衍射光栅6的波长色散特性分离成每一个波长的光束，借助于准直透镜4把每一个分离波长变换成收敛光束，在与准直透镜4的焦点一致的窗口12上对每一个波长进行聚光后排列成一列。通过使该每一个波长的聚光点和受光器件阵列和器件8的各个受光器件分别对应的方式把受光器件阵列和器件8固定到窗口20上，就可以进行每一个波长的光检测。
图2示出了可以在这样的光分波器中使用的市售的受光器件阵列。受光器件阵列芯片具备受光器件和键合焊盘。受光器件阵列的构成为把受光器件22直线状地排列起来，各个受光器件的电极，交互地接到受光器件阵列两侧的键合焊盘24上。
构成现有的受光器件阵列的受光器件，是用扩散形成了pn结的pin构造的光电二极管。图3示出了图2的受光器件阵列的A-A’线的局部扩大剖面图。在n型InP衬底26上，层叠n型InP层(窗口层)28、i型InGaAs层(光吸收层)30、n型InP层(窗口层)32，在n型InP层32内扩散Zn形成p型区域34，制作pin光电二极管。在这种情况下，扩散是等方向性的，也向横向进行Zn扩散。扩散长度，由于InP的扩散系数比InGaAs的扩散系数大，结果就变成为Zn扩散在横向比纵向的扩散延伸得还长。因此，在这样的现有的扩散型受光器件的情况下，减小器件间隔是有限制的，被限定为50微米的节距。图2示出了50微米尺寸。
键合焊盘24，由于其尺寸(100微米×100微米)的关系，如上所述，配置在受光器件阵列的两侧，而且，变成为单侧两列的排列。由于这些键合焊盘的存在，芯片的尺寸增大。
由以上的说明可知，在把受光器件排列成阵列状时，在器件间隔方面存在着限制。就是说。器件间隔不能狭窄到超过某一固定值。因此，在光分波器中，需要加长分波后的光路长度，在光分波器的小型化方面会产生限制。
此外，在现有的受光器件阵列的情况下，由于键合焊盘的面积大，且其尺寸不能做小，故当要配置象受光器件那么多的焊盘时，则芯片面积增大，此外，键合焊盘的单侧取出是困难的。由于以上的原因，现有的受光器件阵列对于高密度集成是不合适的。
此外，扩散型的受光器件的光吸收层，由于在器件之间没有进行隔离，归因于因光吸收而发生的载流子的横向扩散，载流子向相邻的受光器件的移动是可能的。这种移动就是对相邻的受光器件的串扰，会使受光器件阵列的特性劣化。
本发明的目的在于提供可以降低对相邻的受光器件的串扰的受光器件阵列。
本发明的另一个目的在于提供可以减小受光器件的尺寸和节距，并对受光器件个数可以减小芯片尺寸的受光器件阵列。
如上所述，现有的扩散型受光器件阵列的问题是在受光器件的间隔方面存在着限制。这是因为用Zn扩散形成pn结的缘故。因此，在本发明中，采用在受光器件阵列用外延晶片的窗口层成膜时掺入作为p型的材料的办法，来制作pn结，而且通过用刻蚀法使受光器件间隔离形成台面构造的受光器件阵列。借助于此，就可以减小受光器件阵列的尺寸和节距。
此外，由于采用用刻蚀的办法除去受光器件间部分的台面式构造，故器件之间隔离独立，由于不存在在受光器件内的向横向进行的载流子扩散，故可以降低对相邻的受光器件的串扰。
此外，现有技术的另外的问题是芯片面积增大的问题。对此，在本发明中，采用导入矩阵布线方式，减少键合焊盘个数的办法，得以缩小芯片面积，此外，键合焊盘的取出也可以变成为单侧。
倘采用矩阵布线方式，则在同一芯片上排列多个受光器件的受光器件阵列中，具有把台面式的受光器件排列成直线状的受光器件阵列；把每一组规定个数的受光器件归纳成一个块，共通连接到块内的各个受光器件的一个电极上的每一块的第1键合焊盘；把上述受光器件阵列的受光器件，每隔上述规定的个数进行归纳，共同连接到各个受光器件的另一个电极上的与上述规定个数相同个数的第2键合焊盘。
图1示出了光分波器的构成。
图2示出了现有的受光器件阵列。
图3是图2的受光器件阵列部分的A-A’线的扩大剖面图。
图4是本发明的台面式受光器件阵列的实施例的剖面图。
图5是本发明的台面式受光器件阵列的另一个实施例的剖面图。
图6是本发明的台面式受光器件阵列的再一个实施例的剖面图。
图7是本发明的受光器件阵列的平面图。
图8是图7的C-C’线的剖面图。
实施例1图4是本发明的受光器件阵列的实施例的剖面图。是对受光器件进行了隔离刻蚀的台面式构造的受光器件阵列，在n型InP衬底42上，层叠n型InP层(窗口层)44、i型InGaAs层(光吸收层)46、p型InP层(窗口层)48，对InGaAs层46和InP层48进行刻蚀使器件之间进行隔离，覆盖绝缘膜8，在各个受光器件的p型InP层48上形成欧姆电极60，在n型InP衬底42的背面上形成共通的n型欧姆电极62。
这样的受光器件阵列，可以如下所述地制作。在n型InP衬底42上，用MOCVD法等连续地外延生长n型InP层44、i型InGaAs层46和p型InP层48。这时，第2层的i型InGaAs层46也可以不掺杂或很少一点地掺杂。借助于器件间的刻蚀，一直到n型的InP层44的表面为止，使其部分地露出制作隔离沟形成台面。在台面形成中，通过在InP和InGaAs中使用具有选择性的刻蚀液，在各层的边界处停止刻蚀，就变得容易起来。
其次，在最上层的p型InP层48和因刻蚀露出来的n型InP层44上，形成例如由SiN构成的绝缘膜58，设置接触孔后在p型InP层48上形成例如由AuZn构成的p型欧姆电极60。此外，在n型InP衬底42的背面上形成例如由AuGeNi构成的n型欧姆电极62。
在形成绝缘膜58之后，形成含有键合焊盘的布线，但是欧姆电极和布线可以兼用。此外，通过把受光器件上部的绝缘膜58的膜厚作成为无反射条件，还可以提高装置特性。
图5示出了衬底使用半绝缘(SI)衬底SI-InP衬底的受光器件阵列的另一个实施例。在SI(半绝缘性)-InP衬底64上，与图4的实施例同样，外延生长n型InP层44、i型InGaAs层46和p型InP层48并层叠，对InGaAs层46和InP层48进行刻蚀形成沟49，对器件进行隔离，覆盖绝缘膜58，在各个受光器件的p型InP层48上开接触孔后形成p型欧姆电极60。在隔离沟49的底部的绝缘膜58上，开接触孔，形成各个受光器件的n型电极66。
倘采用以上的图4和图5的实施例，由于pn结用晶体生长的办法形成，故不会有起因于现有技术的扩散的那些问题。为此，可以减小受光器件的尺寸和节距。
此外与相邻的受光器件之间，由于借助于刻蚀进行隔离，故受光器件内的载流子不会向横向方向扩散。因此，可以降低对相邻的器件的串扰。
图6示出了通过用半导体材料把借助于刻蚀除去的器件间的部分填埋起来，降低在台面界面处产生的漏电，实现了受光器件阵列的低暗电流化的实施例的受光器件阵列。倘采用该受光器件阵列，刻蚀部分将被半绝缘性InP或未掺杂InP填埋起来。
这样的受光器件，可以如下所述地制作。用MOCVD法，在n型InP衬底42上连续生长n型InP层44、i型InGaAs层46和p型InP层48。这时，第2层的i型InGaAs层也可以不掺杂或很少一点地掺杂。借助于刻蚀，一直到n型InP层的表面为止，部分地露出，形成隔离沟。用例如SiN膜，或SiO2膜等的掩模材料(未画出来)覆盖未刻蚀的部分，再次用MOCVD法等，仅仅在隔离沟部分上选择性地再次生长半绝缘性InP(例如，掺入Fe)或未掺杂InP。在图中，用70表示所生长的InP。然后，除去掩模材料，在p型InP层48上形成p型电极(AuZn)60，在n型InP衬底42的背面上形成n型电极(AuGeNi)62。在形成了绝缘膜72之后，形成含有键合焊盘的布线。
在以上的图6的实施例中，与图4的实施例同样，欧姆电极和布线可以兼用。此外，通过把受光器件上部的绝缘膜58的膜厚作成为无反射条件，还可以提高装置特性。
此外，倘采用图6的实施例，则通过用半导体材料填埋刻蚀部分就是说填埋隔离沟，就可以改善台面的刻蚀面，降低由损伤等产生的复合能级。因此，将降低在台面边界处的漏电电流。
此外，由于可以借助于填埋再生长填埋隔离沟进行平坦化，故可以降低刻蚀台阶高度，使布线电极的引绕变得容易起来。
再有，由于借助于填埋再生长可以实现平坦化，故即便是光吸收层46的膜厚增大也不会有什么问题。为此，可以加大光吸收层46的膜厚。当光吸收层的膜厚增大时，就会提高受光灵敏度、耐压等依赖于光吸收层膜厚的器件特性。
在本发明的受光器件阵列的台面形成中，通过在InP和InGaAs中使用具有选择性的刻蚀液，在各层的边界处停止刻蚀就变得容易起来。此外，在刻蚀之际，通过把掩模作成SiN膜或SiO2膜，在InP向刻蚀部分上再生长时就可以省略掩模材料的成膜图形。
在以上的图4到图6的实施例中，通过在n型InP和i型InGaAs层之后接着生长p型InP层，形成pin构造。pin构造的形成，并不受限于此，也可以如下那样地形成。就是说，也可以通过在n型InP和i型InGaAs层之后接着生长p型InP层，对该层的整个面进行p型扩散的办法形成pin构造。若在其上形成刻蚀隔离沟，则同样可以形成台面式受光器件阵列。
实施例2图7示出了使用台面式受光器件，把芯片尺寸做得更小的本发明的受光器件阵列的平面图，图8是图7的C-C’线的剖面图。另外，在图7内，示出了20微米的尺寸。受光器件阵列是以10微米的节距把6微米的宽度的台面式受光器件36排列起来的阵列。在受光器件阵列的一侧，把8个受光器件归纳成一个块，使把各个受光器件的n型电极38共通地连接起来的键合焊盘Bi(100微米×100微米)形成2列。若受光器件的个数为128个则i＝1～16。另一方面，把每隔8个地把受光器件的p型电极连接起来的这样的布线Lj(j＝1～8)和连接到各个布线上的8个键合焊盘B(Lj)(100微米×100微米)形成2列。另外，在图7中，仅仅示出了3个键合焊盘B(L1)、B(L2)、B(L3)。把以上的布线作成这里叫做矩阵布线的布线方式。
这样的矩阵布线方式的受光器件阵列芯片，可以如下制作。用MOCVD法，在半绝缘性InP衬底42上连续生长n型InP层44、i型InGaAs层46和p型InP层48。第2层的i型InGaAs层也可以不掺杂或很少一点地掺杂。
其次，用隔离受光器件的第1次刻蚀，使直到n型InP层44的表面为止，部分地露出来。然后再用第2次刻蚀，采用剩下电极用的区域，一直到InP衬底44为止刻蚀n型InP层44，对受光器件间进行隔离的办法，形成台面构造的受光器件阵列。在最上层的p型InP层48上，形成p型欧姆电极40，在借助于刻蚀露出来的n型InP层44上形成n型欧姆电极38。
其次，在除去受光器件阵列部分之外的表面上形成绝缘膜50，形成布线L1～L8。接着，包括受光器件阵列部分在内地在整个表面上形成层间绝缘膜52，在p型电极40上开接触孔54，形成布线和键合焊盘B(Lj)，另一方面，在n型电极38上开接触孔56，形成布线和键合焊盘Bi。
倘采用以上那样的矩阵布线方式的受光器件阵列芯片，则可以仅仅使那些连接到同时变成为ON的键合焊盘Bi和B(Lj)上的受光器件进行动作。
在图7和图8的实施例中，虽然作为键合焊盘设想为100微米×100微米，但是如果受光器件8个器件大的量的间隔以下的键合焊盘是可能的，则焊盘将成为1列的配置。
倘采用本发明，由于受光器件采用台面构造，使受光器件间电隔离独立，故可以减少对相邻受光器件的串扰，还可以减小受光器件阵列的尺寸和节距。
此外，倘采用本发明，由于施行矩阵布线，故没有必要使受光器件单位分别地设置键合焊盘分别地取出布线。因此，由于将减少键合焊盘个数，减小面积，故对于器件个数可以减小芯片尺寸。为此，键合焊盘的单侧取出成为可能。
因此，可以实现在光分波器中使用的高精细型的受光器件阵列，例如，可以实现以25微米以下的节距由128个受光器件构成的芯片。这时，采用减小芯片面积的办法，就可以提高每一个外延晶片的芯片取得数。
权利要求
1.一种把多个由pin光电二极管构成的受光器件排列起来的受光器件阵列，其特征是上述pin光电二极管，具备n型半导体衬底，在上述n型半导体衬底上层叠的n型半导体层、i型半导体层、p型半导体层，上述p型半导体层和上述i型半导体层，用相邻的p型半导体层和i型半导体层和隔离沟隔离开来，在上述p型半导体层上设置的p型电极，以及在上述n型半导体衬底的背面上设置的共通的n型电极。
2.一种把多个由pin光电二极管构成的受光器件排列起来的受光器件阵列，其特征是上述pin光电二极管，具备半绝缘性衬底，在上述半绝缘性衬底上叠层的n型半导体层、i型半导体层、p型半导体层，上述p型半导体层和上述i型半导体层，用相邻的p型半导体层和i型半导体层和隔离沟隔离开来，在上述p型半导体层上设置的p型电极，以及在上述隔离沟的底部即上述n型半导体上设置的每一个受光器件的n型电极。
3.权利要求1或2所述的受光器件阵列，其特征是上述隔离沟用半绝缘性的半导体材料或未掺杂半导体材料填埋起来。
4.一种在同一芯片上把多个受光器件排列起来的受光器件阵列芯片，其特征是具备把台面式的受光器件直线状地排列起来的受光器件阵列；把上述受光器件阵列的受光器件连接成矩阵状的多条布线；以及连接到上述布线上的多个键合焊盘。
5.一种在同一芯片上把多个受光器件排列起来的受光器件阵列芯片，其特征是具备把台面式的受光器件直线状地排列起来的受光器件阵列；把每一组规定个数的受光器件归纳成一块，共通地连接到块内的各个受光器件的一个电极上的、每一块的第1键合焊盘；把上述受光器件阵列的受光器件隔以上述规定的个数进行归纳，共通地连接到各个受光器件的另一个电极上的、与上述规定个数相同的第2键合焊盘。
6.权利要求4或5所述的受光器件阵列，其特征是上述台面式的受光器件由pin光电二极管构成。
7.权利要求5所述的受光器件阵列，其特征是仅仅在上述第1键合焊盘和上述第2键合焊盘为ON时，只有连接到这些第1和第2键合焊盘上的受光器件可以动作。
全文摘要
提供可以减小受光器件阵列的尺寸和节距,并可以减小对相邻的受光器件的串扰的受光器件阵列。它是一种对半导体层层叠构成的受光器件进行隔离刻蚀的台面式构造的受光器件阵列,在n型InP衬底上,叠层n型InP层、i型InGaAs层(光吸收层)和p型InP层(窗口层),对InGaAs层和p型InP层进行刻蚀使器件间进行隔离,覆盖绝缘膜,在各个受光器件的p型InP层上形成p型欧姆电极,在n型InP衬底的背面上形成共通的n型欧姆电极。
文档编号H01L31/105GK1327617SQ00802271
公开日2001年12月19日 申请日期2000年10月11日 优先权日1999年10月18日
发明者驹场信幸, 田上高志, 楠田幸久, 有马靖智 申请人:日本板硝子株式会社