专利名称：用于穿通非外延型绝缘栅双极型晶体管的缓冲区的氢注入的制作方法
技术领域：
本发明涉及绝缘栅双极型晶体管(IGBT)，并且具体涉及在漂浮区(非外延)硅内制造穿通型IGBT的新型结构和方法。
背景技术：
当前，IGBT通常被制造为“穿通”器件，其中在外延沉积硅晶片的顶部形成D-MOS型结构。在相同浓度类型的高浓度缓冲层的顶部形成外延沉积层，该高浓度缓冲层又是形成在相反浓度型的基衬上，并且当作少数载流子注入源。在这种“穿通”器件中，在反偏压下穿过硅的电场从硅的上表面到达缓冲层，该缓冲层当作耗尽层“停止”。
穿通型IGBT中的N+缓冲层在器件的操作中起重要的作用。这样，N+层的厚度和浓度将大大影响器件的开关和击穿电压特性。如上所述，当器件是在反偏压时，缓冲层当作耗尽层停止，并且N+缓冲层还具有低寿命并且控制形成IGBT的等效双极型晶体管之一的注入效率。当使用N+缓冲时，可以使用较薄的N-外延层，用较高的电阻率达到特定的击穿要求。一般地，并且利用给定的技术，穿通型IGBT将比“非穿通型”IGBT器件具有较低的前向电压降Vceon和较好的开关换位。
用于穿通型器件的晶片比较厚，并且通过现有的晶片注入机和用于大批量生产的其它晶片制造设备能够容易地处理而没有额外的破损。然而，具有外延形成的层的晶片(“外延晶片”)是昂贵的。于是，制造穿通IGBT的传统方法使用外延晶片，该外延晶片通常通过首先在掺杂硼的基衬上生长N+层，接着在N+层的顶部进行N-硅的外延沉积而形成。可以容易地调整N-和N+层的厚度和电阻率，以最优化低电压的IGBT性能，但是调整或控制高电压(例如超过约600伏)器件需要的较厚和较高电阻率N-外延硅的过程更困难。
有可能直接在漂浮区(非外延)材料上形成“非穿通”IGBT器件以减少成本。这类器件在由Darryl Burns等所著的题为“NPT-IGBT-Optimizing for Manufacturability(用于制造的非外延型绝缘栅双极型晶体管最优化)”的IEEE出版物0-7803-3106-0/96中被描述。这些器件在薄度达到取决于最终器件的期望击穿电压和速度的值的漂浮区晶片的顶部中采用D-MOS连接模式，然后被提供一集电极，该集电极是一相对轻掺杂的浅联结，该浅联结是一相对低效的注入器，称为“弱”或“透明”集电极(术语集电极和阳极经常交换)。该技术产生高速器件，不需要重金属或E束缩短寿命。
非穿通器件没有缓冲层，并且穿过硅的电场不达到弱集电极。于是，这些器件使用便宜的漂浮区材料，但是不工作在穿通方式。
非穿通IGBT晶片的厚度由器件截止电压确定，范围能够从600伏器件的约80微米到在1700伏击穿的器件的约250微米。一般地，击穿电压越低，晶片必须越薄。这些超薄晶片在制造过程的处理期间经受过击穿，使得晶片的处理必须保持到最小。今天用于大批量生产的大部分生产设备不做昂贵的改进就不能处理这些晶片。
能够以不贵的漂浮区材料制造穿通IGBT也是已知的。这样，当在弱阳极的前面通过将较好受控梯度的高浓度缓冲区注入到晶片的底表面，N+缓冲层能够被加到漂浮区器件。通过在漂浮区晶片中创建穿通IGBT，人们能够获得非穿通IGBT的低晶片成本和穿通IGBT的较好的Vceon和开关折衷的好处。在漂浮区材料中创建N+缓冲层的传统方法是通过将晶片变薄到精确的厚度；将N型掺杂剂诸如磷或砷注入硅的底表面(变薄之后)；接着高温退火(大于约600℃)激活掺杂剂。然后在底表面上形成浅P区。然而，这种方案有几个问题。
1.漂浮区晶片很薄(60到150微米厚)并且在注入和退火步骤期间易受破损。
2.当磷或砷用于缓冲层N+掺杂剂时，需要600Kev到2MeV的注入能量达到希望的注入深度。这种高能量注入机很昂贵，并且在晶片制造设备中占据大的空间。
3.为了减少晶片破损，可以在进行前侧金属处理和图案处理之后，在后侧金属沉积之前形成N+缓冲层。然而，因为前侧金属已经适当处理，N+注入的退火将被限制到低于350℃到425℃的顶端钝化层的沉积温度以下的温度。因此，只有注入掺杂剂的很小部分将被退火，并且退火的度数在很小的温度范围内变化很大。
发明的简单概述按照本发明，通过新颖的方法在漂浮区非外延材料上形成穿通IGBT，其中缓冲层和集电极涉及晶片的后表面。通过在100KeV到500KeV的能量范围内以1E12/cm2到1E16/cm2的用量用氢原子注入，形成晶片的薄N+缓冲层之后，接着通过使用例如硼原子注入浅(约0.1微米到0.5微米)P型区形成弱阳极。然后在300到400℃将晶片退火30到60分钟，以激活氢注入，而不损坏器件的顶表面上的结构(金属和钝化)。然后接着在后侧进行例如Al/Ti/NiV/Ag的后接触的沉积。
注意，通过在后侧金属沉积之前，在真空下以溅射工具加热晶片，退火处理可以组合到后侧金属沉积处理中。
在注入损伤被退火完之后，注入氢当作N+掺杂剂是已知的。典型的退火温度是在250℃到400℃的范围，最好在350℃和400℃之间。已经发现注入氢的激活相当稳定，并且对温度的变化不敏感。
按照本发明的另一个特征，在具有弱阳极的漂浮区IGBT中N+缓冲层的浓度梯度得到精确控制，这是通过用至少一次氢注入将其形成为一个较好控制用量的相邻弱集电极。这种注入可以是在1E12原子/cm2到1E16原子/cm2和在100KeV到500KeV的能量下的氢注入。
渐浅和渐高总用量的多次氢注入也能用来形成一个很好控制的最大用量相邻弱集电极。这将更精确地定义穿通非外延晶片器件的击穿电压、速度和Vce特性。
在执行本发明的上述多注入特性中，能够使用任何希望数目的连续注入。通常，三次连续注入分别在1E13/cm2；1E14/cm2和1E15/cm2、分别在200KeV、150KeV和100KeV的能量下能够制成氢薄晶片的底部。也可以使用其它N型掺杂剂。例如，分别在1E14/cm2在600KeV然后在450KeV能够进行连续磷注入，尽管它们显示在对退火条件的较大敏感。
在完成新颖的氢注入之后，注入被退火，并且在集电极接触的沉积之前执行P集电极注入。集电极接触包括铝、钛、镍、钒和银的连续层。
尽管针对IGBT描述了本发明的方法，本发明也能够用在其它器件诸如功率MOSFET的制造中。这样，本发明通过在5到100KeV的范围和1E15原子/cm2到1E16原子/cm2的用量下将氢注入N-晶片的后侧，能够用来在晶片的后侧提供改善的电阻接触。然后该晶片在300到400℃将晶片退火30到60分钟，接着在晶片的N+注入后侧溅射Ti/NiV/Ag层的接触。
附图简述
图1是典型的现有技术穿通IGBT中几个单元的横断面图。
图2是具有超薄晶片的典型现有技术非穿通IGBT的几个单元的横断面图。
图3示出图2器件的掺杂剖视图。
图4是在超薄晶片中形成、和具有缓冲层定义穿通型器件的IGBT的几个单元的横断面图。
图5示出了图4器件的掺杂剖视图。
图6示出按照本发明优选实施例图4和5的缓冲层的掺杂剖视图。
优选实施例详述首先参照图1，示出了形成于包含多个同时形成的相同印模的晶片中IGBT印模的一小部分。术语印模和晶片在此经常交换使用。器件和其制造的方法是已知的，并且美国专利No.5,661,314和5,795,793描述了典型的器件和制造方法。一般地，在具有传统漂浮区材料P+体11的单晶硅晶片10中形成该器件，该漂浮区材料P+体11其上具有N+外延沉积层12和形成结的另一N-外延沉积层13。传统的D-MOS结图案形成于外延层13的顶表面，并且由每个含有一环状源15的多个间隔P型基或通道区14组成。注意，任何拓扑可用于基15包括条纹、沟道等。
然后传导多晶硅栅极晶格16叠加于传统的栅极氧化物以及源区域14的表面之间的可逆通道区之上。然后发射极电极17形成于晶片10的顶表面之上，并且与栅晶格16绝缘但接触基和源区14和15。集电极18接触区11的底部。
如前所述，N+缓冲层12具有一厚度和浓度以获得器件的希望的开关和击穿特性。N+缓冲12控制双极型晶体管11/12/13的注入效率。具有P+基衬11的晶片的厚度允许没有晶片破损危险的制造。然而，外延晶片10是昂贵的。
为了避免具有外延沉积层的晶片的较高成本，已知可以在不昂贵的漂浮区材料的表面中形成图1的DMOS图案，如图2所示。在图2的器件中，在相对厚的N-漂浮区(FZ)晶片20中形成DMOS顶部图案和顶部金属和钝化，可以无破损地处理。然后打磨底表面，并且蚀刻以减少体厚度27到与希望的击穿电压有关的一个值。然后形成弱P-集电极区21，并且由集电极18覆盖，该集电极18包括铝层23、依次由钛层24、镍钒层25和银层26覆盖。可以使用其它金属。晶片20的体27是N-漂浮区硅，并且在其顶表面上它接收图1的D-MOS结图案。
P-弱阳极21可以被注入或可以是无晶形硅层。这些器件在下列申请中得到描述2000年5月5日提交的美国序列号09/566,219的共同未决的申请IR-1426(IGBT WITH AMORPHOUS SILICONTRANSPARENT COLLECTOR(具有无晶形硅透明集电极的绝缘栅双极型晶体管)-Richard Francis)；2000年5月5日提交的美国序列号09/565,148 IR-1673(DIODE WITH WEAK ANODE(具有弱阳极的二极管)-Richard Francis，Chiu Ng and Fabrizio Rue Redda)；2000年5月5日提交的美国序列号09/565,928 IR-1706(ANNEAL-FREE PROCESSFOR FORMING WEAK COLLECTOR(用于形成弱集电极的无退火处理)-Richard Francis，Chiu Ng)；和2000年5月5日提交的美国序列号09/565,973 IR-1707(PROCESS FOR FORMING SPACED ACTIVATEDWEAK COLLECTORS ON THIN IGBT SEMICONDUCTORWAFERS(用于在薄绝缘栅双极型晶体管半导体晶片上形成间隔活性弱集电极的过程)-Richard Francis，Chiu Ng)。
图2的器件工作在非穿通的操作模式。即，穿过硅的电场在达到晶片或印模的底部之前变为零。图3示出了图2器件的浓度剖面。在该图案上叠上正偏压下的穿过晶片的电场。基扩散14的P型浓度在其与N-体27的结处减少(通常对于600伏的器件25欧姆厘米)，并且P-弱阳极很浅，例如0.1到0.5微米。体27的厚度大大依赖于击穿电压。这样，体27对于60伏的器件约80微米，而对于1700伏击穿电压约250微米。穿过器件的电场以点划线示出，并且在到达集电极22之前减少到零。这样，场不穿通。
如图4所示，通过增加缓冲区N+注入30能够使得图2和3的器件作为穿通器件(象图1的器件)使用。与图3的那些部件类似的图4中的部件具有相同的标识号。图5中示出了图4的器件的浓度剖面。穿过体27的电场达到强导电缓冲30，并且因此在逆偏压下穿通晶片。
形成N+缓冲30的传统方法是通过在变薄操作之后将磷或砷原子注入晶片的后面，接着激活退火以激活掺杂剂。这些注入需要600KeV到2MeV的注入能量，以达到希望的N+区深度。这需要昂贵的高能量注入机，和易碎晶片的附加处理。此外，退火温度必须保持在顶表面钝化层的沉积温度(350℃-425℃)以下。然而，磷或砷的优选退火温度是在约700℃以上。由于必须使用较低温度，仅有N+注入掺杂剂30的一小部分将被退火，并且退火量将随着小的温度变化而大大改变。
按照本发明的一个特征，通过用较低注入能量和减少的激活温度能够执行的氢注入形成图4的N+区30，所述减少的激活温度是低于将损坏在器件的顶端的钝化的温度。
然后，氢离子能够用100到500KeV范围的能量以1E12/cm2到1E16/cm2范围的用量被注入。使用170KeV的能量在氢离子的5E13/cm2到5E14/cm2的特定用量下已经获得了好的结果。
然后，晶片在合成气体中在300℃到400℃退火30到60分钟，接着进行P-离子注入，或接着由PECVD或溅射沉积的P掺杂磷硅层。通过下列金属的溅射接着形成一接触，顺序为纯铝(1000)；钛(1000)；镍钒(7％V)(4000)；银(6000)。在铝沉积之前进行的钝化处理去掉了晶片表面的任何残留的湿气，并且保证了铝和硅的良好接触。
使用扩散晶片也能形成穿通IGBT。即，在晶片的完全变薄之前，图5的N+缓冲30可以被扩散，因为在扩散处理期间完全变薄的晶片不能没有破损地被处理。在扩散之后，晶片的后侧从400到500微米变薄(并且然后被腐蚀用于应力消除)到小于约150微米(对于1700伏器件)并且对于较低的电压器件更小(对于600伏器件60微米)。然后在底表面上形成浅P区，接着进行后侧金属化。N+缓冲的厚度和浓度梯度强烈地确定前向电压降Vce和器件速度。此外，P区必须在准确的浓度电平与N+梯度曲线交叉，其设定了器件的Vce和速度。利用当前的设备，该交叉将使目标厚度变化+-5微米。该变化太大以至不能精确控制器件的Vce和速度。然而，利用当前设备控制晶片厚度到较高的精度，即使不能说不可能，也是很困难的。因此，使用用于图4和5的上述处理得到的器件的Vce和速度是易变的并且不能被控制。
使用氢注入进变薄晶片的底部的上述新颖的处理给出在晶片的底表面的N+缓冲30的良好的浓度控制。
图6示出从本发明的第二实施例获得的掺杂剂浓度，第二实施例产生一个器件，其中图4中的N+缓冲层的梯度能够用较大的精度得到控制使得其与P-层21和晶片的底部交叉处的缓冲层浓度能够很精确地得到控制。于是，图6中的缓冲层50由渐减深度但是增加浓度的最好是氢的多个顺序注入51，52和53形成，以形成N+缓冲区50(图4中的区30)。
优选地，注入51，52和53分别是在1E13/cm2；1E14/cm2；1E15/cm2，在200KeV、150Kev和100KeV下的氢注入。
注意，可以使用其它种类的注入，例如两个顺序的磷注入，分别在1E14/cm2和在450KeV和600KeV。
尽管已经针对IGBT的制造描述了本发明，本发明也能用来给任何器件诸如MOSFET的硅表面提供电阻接触。于是，为了在垂直传导MOSFET的后侧提供电阻接触，以5到100KeV的能量范围和1E14/cm2到1E16/cm2的用量，将氢离子注入到晶片的后侧或沟道侧。然后晶片在300℃到400℃(保护顶表面的完整)被退火30到60分钟，接着进行后接触的溅射，例如Ti/NiV/Ag。在后侧高掺杂的N+硅使得能够对金属有一个良好的接触。
尽管已经针对本发明特定的实施例描述了本发明，但对于本领域技术人员来说很多其它变形和修改和其它应用将是显然的。因此，最好本发明不是由此处特定的公开而是由所附权利要求限定。
权利要求
1.一种在N型导电性的漂浮区硅晶片中制造穿通IGBT的方法；所述方法包括步骤在所述晶片的顶表面上形成多个结并且将所述结金属化，以确定至少所述IGBT的一部分；从所述晶片的底表面去除材料以将所述晶片的厚度减少到一个给定值；将氢注入所述晶片的底表面以使N+缓冲层达到所述底表面的给定的深度和浓度；和在所述N+缓冲层的底部形成P-型集电极区；在所述P-型集电极区的顶部形成后侧接触；和在所述注入之后的一定时间通过将所述晶片温度升高到小于损坏所述IGBT的顶端结构的温度，对所述氢注入退火。
2.如权利要求1所述的方法，其中，所述氢注入具有在约100KeV到约500KeV范围的注入能量的约1E12/cm2到约1E16/cm2的用量，并且在约300℃到约400℃的温度将晶片退火约30到约60分钟。
5.如权利要求1到4任何一项所述的方法，其中所述后侧金属是顺序分层的Al/Ti/NiV/Ag金属。
6.如权利要求5所述的方法，其中，在所述P-集电极区和所述后侧接触的形成之前，将所述氢注入退火。
7.如权利要求5所述的方法，其中，在所述后侧接触形成期间将所述氢注入退火。
8.如权利要求7所述的方法，其中，所述P-型集电极区是由P型无定形硅形成的。
9.如权利要求1所述的方法，其中，以渐减用量和渐增能量的多个分离的顺序步骤，注入所述氢。
10.如权利要求9所述的方法，其中，所述用量从约1E13/cm2减少到1E15/cm2，而所述能量从100KeV增加到200KeV。
11.一种IGBT，包括具有小于约250微米厚度的漂浮区硅的N型晶片；在所述薄晶片的顶表面上形成的DMOS结图案和金属镀层；相邻于所述晶片的底表面形成并且由注入氢确定的N+缓冲区；在所述N+缓冲区上形成并且延伸到所述晶片的底部的P型弱阳极；和连接到并且穿过所述弱阳极的后侧金属接触。
12.制造与硅半导体晶片的N型底表面接触的方法，所述硅半导体晶片具有在其顶表面上的顶侧结构；所述方法包括步骤将氢离子注入所述N型底表面，以增加其N型浓度，并且将一后侧金属接触加到所述注入表面区；和在所述注入步骤之后的一定时间，将所述晶片的温度升高到小于损坏所述顶端结构的温度的一定温度。
13.如权利要求12所述的方法，其中，在所述后侧接触形成之前将所述氢注入退火。
14.如权利要求12所述的方法，其中，在所述后侧接触形成期间将所述氢注入退火。
15.如权利要求12到14任一项所述的方法，其中，所述氢注入具有在约5KeV到约100KeV范围的注入能量的约1E14/cm2到约1E16/cm2的用量，并且在约300℃到约400℃的温度退火约30到约60分钟。
16.如权利要求15所述的方法，其中，所述后侧金属是钛、镍钒和银的顺序分层接触。
17.如权利要求15所述的方法，其中，所述氢以渐减用量和渐增能量的多个分离的顺序步骤，注入所述氢。
18.如权利要求17所述的方法，其中，所述用量从约1E14/cm2减少到1E16/cm2，而所述能量从5KeV增加到100KeV。
全文摘要
使用氢注入在晶片的底部形成N
文档编号H01L29/10GK1439172SQ01811704
公开日2003年8月27日 申请日期2001年4月25日 优先权日2000年5月5日
发明者R·弗朗西斯, C·吴 申请人:国际整流器公司