专利名称：淀积所选厚度的层间电介质以在半导体片上形成总体最佳平面性的制作方法
技术领域：
本发明总的涉及硅加工领域，更具体地说涉及一种在半导体片上形成一层间电介质的方法。
背景技术：
在制作半导体器件时，在一块半导体基底(基板)上要形成许多导电的器件区域或导电的器件层。为了使这些层或区域绝缘，在这些区域上要形成一层间电介质层。通常，使用化学气相淀积(CVD)技术来在导电区域层上淀积该层间电介质层。在化学气相淀积的过程中，含有在最终的薄膜中所需要的原子或分子的化学物质在淀积室内混合并进行反应以形成气相。原子或分子淀积在半导体片表面上并积聚起来形成一薄膜。普通的CVD方法包括大气压CVD(APCVD)，低压CVD(LPCVD)及等离子增强CVD(PECVD)。PECVD方法比APCVD及LPCVD方法来得优越，因为它能在较低的基片温度下进行淀积。这是因为PECVD使用射频感应的辉光放电或等离子体以把能量传送到反应气体中而不是仅仅依靠热能来启动并维持化学反应的，因而PECVD方法可以用来在因为没有热稳定性不能用别的方法使之接受涂层的基底上淀积薄膜，例如在金属上形成的四氮化三硅及的氧化硅。
随着半导体技术的发展，半导体片或硅基底上的电路元件和互连线越来越密。当电路密度继续提高时，为物理地、电气地绝缘电路元件及导电连接线提供的要填充介质的间隙或沟的宽度就下降。这增加了间隙的高宽比或深宽比，深宽比通常定义为间隙的高度除以间隙的宽度。用上述CVD技术来填充较高深宽比的这些间隙是比较困难的，因为在绝缘或填充间隙的材料中会形成不希望有的空隙或不连续。
目前用高密度等离子体化学气相淀积(HDP-CVD)技术来填充具有较高深宽比的间隙。HDP-CVD技术可以允许在等离子淀积过程中添加溅射成分，对此溅射成分可以加以控制，它有助于在淀积过程中填充间隙因而优于上述其他CVD方法。典型的HDP淀积方法使用具有氧、硅烷及惰性气体，例如氩的气体混合物的化学气相淀积以同时实现介质蚀刻和淀积。在HDP加工中，对反应室中的半导体片基底加上射频偏压。气体中的有些气体分子，特别是氩就电离成等离子体并且当有射频加在基底上时就加速射向半导体片表面。当离子冲击在该表面上时材料就被溅射。这就造成电介质淀积在半导体片表面的同时表面被溅射蚀刻。这有助于在淀积过程中保持间隙的敞开，从而允许具有较高深宽比的间隙可以被填充。
其上要淀积层间电介质的导电元件和互连线一般包含多个金属件，其中有些金属件的尺寸大小是不同的。一种典型的导电图形包括金属件的密的阵列，通常被宽度小于1微米的间隙所隔开。然而在密的阵列的多个金属件之一，旁边的一个金属件可能大大地大于密的阵列的金属件。在一个邻近的元件所具有的上表面面积大于该密的金属件的上表面面积的情况下，当淀积一充填间隙的电介质层时，在该密的阵列的相对较小的金属件和相对较大元件之间将形成一具有高度逐渐增高的台阶或梯级。请参阅
图1，一密的阵列12的金属件15及17的上表面面积小于该密阵列12旁边的大得多的金属件19的上表面的面积。当一电介质层21淀积在金属件15、17、19上时，在需要覆盖较小元件15、17的电介质的厚度23和需要覆盖具有较大上表面面积电介质的厚度25之间就形成了一个台阶27。此台阶27使淀积在金属件上的的电介质层非常难于形成一个良好的平面。现在需要一种方法，此方法要能够在淀积电介质层上台阶的高度尽可能小并且要能够改进半导体片上的总体的平面度。
本发明的目的是提供一种在半导体片上淀积一层间电介质材料的方法，在淀积时，可以尽量时金属件之间的台阶的高度淀积得最小。
本发明的另一目的是提供一种在半导体片上淀积一层间电介质材料的方法，该方法基于对高密度等离子体化学气相淀积电介质材料厚度进行理论计算(预计)，此理论计算的厚度值可以对半导体片及每一半导体芯片或小片上提供最佳的总体平面性。
发明的概要上述目的通过一种在半导体片上淀积一厚度经选定的层间电介质材料的方法而得以实现，此方法可以使淀积的电介质层具有最佳的总体平面性。本发明发展了一种二氧化硅电介质层的淀积的模式，它基于淀积及溅射的物理作用以及半导体器件中的金属件的最小几何尺寸(最大宽度、最小间距、最小高度)。在本发明中发展的HDP淀积模式则用于预计淀积薄膜的最佳厚度。在一形状完全与实际相似的顶盖的淀积和化学机械抛光(CMP)平面化之后，在半导体片上提供最佳的总体平面性。具体地说，首先测定金属件的几何参数，例如最小厚度、最小间距、最小高度等，然后根据金属线之间最难以应付的高宽比，计算出化学气相淀积率与溅射率之比(D/S)。所淀积的氧化物的最佳薄膜厚度基于以下的条件确定淀积金属件的最小宽度和空间，金属件的高度，淀积率与溅射率之比，最大溅射率的角度以及工艺过程所要求的平面化的程度。然后用HDP-CVD技术将电介质材料淀积在金属件上并且用计算出的比率在预定的厚度处停止淀积从而达到总体平面性的最佳厚度。
附图的简单说明图1是已有技术中在多个金属迹线上用HDP-CVD技术淀积电介质材料后的截面图；图2是已有技术在多个金属迹线上用HDP-CVD技术淀积几层电介质材料后的截面图；图3是一曲线图，图中示出了溅射气体(氩)的入射角和靶材料(石英)的溅射率的典型关系；图4是诸金属迹线的截面图，每一金属迹线具有以不同的淀积率与溅射之比的电介质材料淀积在其上；图5是具有电介质层淀积其上的金属迹线的截面图并示了用于本发明的参数的种种尺寸大小；图6A或6B是两张图解图，图中示出了不同淀积率与溅射率之比时台阶高度和HDP淀积厚度的关系；图7是用本发明的方法在多个金属迹线上用HDP-CVD技术淀积一电介质材料的截面图。
实施本发明的最佳方法请参阅图2，图中示出了已有技术的典型HDP-CVD淀积过程。在该已有技术的典型的过程中，各种电介质材料层例如二氧化硅或石英(SiO2)淀积在金属迹线上。图2中电介质材料22一共分为十层A～J。层A是淀积在金属迹线14、16、18上的第一层，层J是淀积在金属迹线14、16、18上的最后一层。如图2所示，电介质材料22的层A-J以三角形结构的形式累积在金属迹线的顶上。这是因为虽然氩气分子是均匀地溅射在表面上的，但是由于在转角处溅射气体的入射角的关系，溅射率在金属迹线的转角处的溅射是比较快的。
请参阅图3，其中示出了相对于溅射表面提供一最大溅射率或溅射速率的溅射气体的入射角。此最大的溅射角度可以变化，它是确定淀积于所用的HDP-CVD系统或装置的。在大多数系统中，产生最大溅射率的入射角在45°到60°的范围内。由于金属迹线转角的入射角是具有最大得率或接近最大得率的角度，在金属迹线的转角处的溅射速率快于金属顶部的溅射速率。这一情况使基底材料形成三角状结构如图2所示。在图3中，示出了溅射气体的入射角32相对于淀积在表面上的材料的溅射速率34的曲线图30。在本发明的较佳实施例中，如图3所示，最大溅射率的角度是60°，从图中可见，最大溅射率的溅射范围36是在45度与70度之间。所以，在计算用于本发明的较佳实施例中的最佳薄膜厚度时用的是最大溅射率角度-60度。
现请回过来参阅图2，金属迹线14是被三角形电介质结构24所覆盖着，此三角形电介质结构由三层(A、B、C)所组成。类似地，金属迹线16也是由层A、B、C所组成的三角形电介质结构26所覆盖着。金属迹线18具有较宽的上表面，所以在金属迹线18上的最后的三角形电介质结构28要大得多，它由A-H的8层所组成。电介质材料22的每一电介质层A-J都填充在金属迹线的间隙中，同时也淀积在金属迹线14、16、18的顶部而形成三角形结构24、26、28。从图2可以看出，具有较宽表面面积的金属迹线18需要更多的电介质层以用三角形结构28完全覆盖该金属迹线18。例如当层D加上去时，三角形结构24和26已经形成在金属迹线14、16上面，其中，电介质材料层D刚好填满在金属迹线14、16之间及金属迹线14、16周围。然而，层D继续堆在金属迹线的顶部以形成三角形结构28。从图中可以看出，当继续加上电介质层时，一个大的高度差或大的台阶高度就形成在三角形结构24、26的顶部和三角形结构28的顶部之间。
请参阅图5，本发明的方法第一步是确定淀积半导体片表面上的一系列金属件的几何参数。金属迹线61有一个宽度(w)68和一高度(h)69。直接处在金属迹线61的顶部上的电介质材料，即三角形结构63有一厚度(t)65及溅射角度(Θ)70。
请参阅图4，另一个与确定淀积淀积率与溅射率之比有关的几何参数是在迹线顶部转角上的基底的角生长(x)量56、57、58。在零转角生长处淀积率与溅射率之比取决于所用的HDP-CVD系统或装置的参数。一旦这些参数被确定，下一步就是在这些几何参数的基础上计算淀积率与溅射率之比。在图4中，迹线41是被一厚度(t)42及角度(Θ)的三角形结构48所覆盖的。在迹线41形成结构48的绝缘材料的淀积率与溅射率之比是具有零转角生长的淀积率与溅射率之比。转角生长率56等于零是因为三角形结构48的两条边直接与金属迹线41的上转角是齐平的。在本发明的较佳实施例中，达到零转角生长的淀积率与溅射率之比是等于3.2。相比之下，在迹线43上淀积的电介质材料所形成的三角形结构49，其淀积率与溅射率之比比较高，例如为4.5。当淀积率与溅射率之比为4.5时，三角形结构49的边从金属迹线43向外散开，因此有一个角生长距离(x)57。由于有了这个转角生长距离(x)57，形成三角形结构49所需要的电介质层的厚度44大于在金属迹线41上形成三角形结构48所需要的电介质层的厚度42。此外，如图4所示，由淀积在迹线45上的电介质层所形成的三角形结构50在淀积时的淀积速率与溅射速率之比甚至还要高，例如7.5。由于这个较高的淀积率与溅射率之比(7.5)，覆盖金属迹线45的三角形结构50就比具有较低淀积率与溅射率之比的其他金属迹线41、43具有更大的角生长距离(x)58和更大的厚度46。因此可以看出，为了使形成在金属迹线上的电介质材料层的三角形结构上的尖峰尽可能地低，最好选择使角生长(x)为最小的淀积率与溅射率之比。
然而，淀积率与溅射率之比不应该太低。如果淀积率与溅射率之比低于零转角生长，那么，该三角形结构就不能覆盖金属迹线41的整个上表面，金属迹线的上表面的转角就会被溅射掉。这是不希望发生的事。
为了确定三角形结构可以完整覆盖的薄膜厚度(t)，使用具有最小厚度的金属迹线61的高度和宽度之间的几何关系。请参阅图5，覆盖该最小金属迹线61的三角形结构63具有高度或厚度(t)65以及一等于宽度(w)68加上两倍转角生长(x)76的底部。该三角形结构具有两条边，每一条边具有一长度(l)60。在本发明的较佳实施例中，入射角Θ的角度等于60度，三角形的所有边的长度相等l＝2x+w。利用三角关系式sinΘ＝t/l，t可以写成t＝sinΘ(w+2x)。所以在本发明的较佳实施例中，薄膜的厚度等于由金属迹线的宽度加上两倍转角生长(金属迹线每一边上的距离x)乘以sinΘ(它产生最大的溅射率)所得的值。在一般情况下，sinΘ不等于60度，存在tanΘ＝t/(1/2w+x)的关系，因此t＝tanΘ(1/2w+x)。所以薄膜厚度等于金属迹线的1/2的宽度加上两倍转角生长厚度乘以产生最大溅射率的tanΘ所得到的值。
淀积率与溅射率之比(D/S)在本技术领域中是熟知的，它是有效淀积厚度+溅射率(SR)，除以溅射率，或 上式可以重写成 为了确定淀积转角生长(x)的量，有两种情况需要考虑。在第一种情况中，淀积速率与溅射速率之比等于零转角生长之比，D/S0。在第二种情况中，淀积速率与溅射速率之比等于薄膜厚度要确定淀积之比，D/S。淀积厚度假定等于金属件的高度h，采用以上导出D/S的式子，对第一种情况，可以得到DS0=hSR1+1]]>对第二种情况，可以得到DS=hSR2+1]]>这些式子可以重新安排以得出下列溅射率的方程式SR1=h(DS0-1)]]>及SR2=h(DS-1)]]>两溅射率之差(SR1-SR2)等效于转角生长的厚度x。因而，转角生长(x)可定义成金属迹线的高度h乘以(1除以淀积率与零转角生长的溅射率之比减1)和(1除以淀积率与有待确定淀积的最佳厚度的溅射率之比减1)之差，或X=h[1(DS0-1)-1(DS-1)]]]>转角生长的式子把淀积率与溅射率之比与电介质层的最佳厚度联系了起来。最佳薄膜厚度可以大于或小于金属件的高度，这取决于金属件的宽度w。
请参阅图5，另外两个要定义的值是局部台阶高度66及总体台阶高度67。局部台阶高度66是覆盖迹线的三角形结构的顶部和位于三角形结构之外的电介质材料的高度之间的高度。在局部台阶高度最高的一点处，形成在迹线顶部的三角形结构是最大而在位于迹线上的三角形结构之外处的电介质材料是最小。当更多电介质层加到金属迹线上时，金属迹线的位于三角形结构之外的电介质材料变得更大而局部台阶高度变得更小。总体台阶高度67是覆盖最小迹线61的三角形结构63顶部及覆盖最大迹线62的三角形结构64顶部之间的差值。当较小的迹线61的三角形结构63达到它的顶峰(最大值)时，总体台阶高度67是最小的。当更多的电介质层加上去，较大的迹线62的三角形结构64变大时，总体台阶高度67就增加。
现请参阅图6A及图6B，图中示出了台阶高度和三角形结构的HDP淀积厚度的关系曲线。在图6A中，淀积率与溅射率之比是4。图中的71代表局部台阶高度而图中的81代表总的台阶高度。从中可以看出，当电介质材料的厚度增加时，局部台阶高度71减小，而总体台阶高度81增加。总体台阶高度81开始增加，局部台阶高度开始减小的一点是最佳厚度点91。在图6A中，HDP最佳厚度是0.5μm。图6B是同样的图，但具有较低的淀积率与溅射率比(3.5)。在这种情况下，局部台阶高度72开始降低，总体台阶高度82开始增加的点所产生的一个最佳厚度点92是0.4μm。所以很清楚，具有较低淀积率与溅射率之比，而不低到溅射金属迹线的程度能产生电介质层的最小的最佳厚度。
现请参阅图7，根据上述诸式子，一旦确定淀积了最佳薄膜厚度，实现最佳薄膜厚度所必需的几何参数例如气流速率，淀积率，淀积及溅射所需的时间，等离子体功率等等就被输入进行HDP-CVD工艺过程的机器。HDP-CVD机器然后用经过计算可以实现电介质层最佳厚度的参数把电介质层加到迹线上。然后用光学测量工具对薄膜厚度进行测量。最理想的是，淀积的电介质厚度能等于事先确定淀积的厚度。或者事先确定淀积的厚度可以作为掌握容差的指导，例如作为对±20％的容差的指导。
如图7所示，当实现了最佳薄膜厚度时，在金属迹线115和117的电介质层121的高度和在较大迹线119上的电介质层123的高度之间很少有台阶或完全没有台阶高度125。通过使台阶最小化，就很容易使半导体片形成平的平面。在淀积了绝缘层之后，先把一形状完全相似的氧化物盖淀积在电介质层的顶上，然后进行化学机械抛光步骤以使半导体片形成平的表面。通过如本发明所述的方法施加电介质层，台阶的高度可以降低，它使后面的化学机械抛光(CMP)步骤易于操作，此外还能在金属迹线上提供平面性较好的氧化物。
权利要求
1.一种淀积所选电介质材料的厚度的方法，其特征在于，该方法包括确定在半导体片表面上的一系列金属件的一组几何参数，根据该组半导体片的几何参数计算化学气相淀积率与溅射率之比，根据计算所得的比确定淀积薄膜的厚度，在金属件上淀积电介质材料，在淀积过程中当达到了计算所得的比，就停止淀积，从而达到半导体表面总体平面性的最佳厚度。
2.如权利要求1所述的方法，其特征在于，该组几何参数包括该一系列金属件的一最小宽度，一最小间距以及一最小高度。
3.如权利要求1所述的方法，其特征在于，该组几何参数包括在金属件之一的顶部转角处的电介质材料的转角厚度。
4.如权利要求3所述的方法，其特征在于，转角厚度有这样的关系它等于金属件的最小高度乘以1除以淀积率与零转角生长溅射率之比减1和1除以淀积率与淀积厚度溅射率之比减1之间差。
5.如权利要求4所述的方法，其特征在于，所确定淀积的薄膜厚度有这样的关系它等于最大溅射率的角度的正弦乘以2倍转角厚度加上最小宽度之值。
6.如权利要求4所述的方法，其特征在于，所确定淀积的薄膜厚度有这样的关系它等于最大溅射率的角度的正切乘以最小宽度的 加上转角厚度之值。
7.如权利要求1所述的方法，其特征在于，电介质材料淀积在金属件上的厚度等于预先确定淀积的薄膜厚度。
8.如权利要求1所述的方法，其特征在于，电介质材料淀积在金属件上的厚度在预先确定淀积的薄膜厚度的±20％的容差范围内。
9.如权利要求1所述的方法，其特征在于，它还包括如下步骤淀积一形状完全相似的顶盖氧化物，使用化学机械抛光技术使半导体片表面形成一平面。
10.如权利要求1所述的方法，其特征在于，在金属件上淀积电介质材料是用HDP-CVD工艺过程进行的。
全文摘要
一种在半导体片上以所选定的厚度淀积层间电介质材料以获得最佳总体平面性的电介质层。根据淀积及溅射的物理学及半导体器件中金属件的最小几何尺寸发展了一种淀积二氧化硅层的模式。该模式包括首先确定金属件的几何参数。然后根据最关键的金属线之间深宽比计算淀积率和溅射率之比。根据计算所得之比可确定最佳总体平面性的薄膜厚度。然后用HDP－CVD技术在金属件(115，117，119)上淀积电介质材料(121，123)。在淀积过程中，用计算所得之比在预先确定淀积的厚度处中止淀积从而实现可以获得总体平面性的最佳厚度。
文档编号H01L21/3205GK1457509SQ01813454
公开日2003年11月19日 申请日期2001年4月18日 优先权日2000年6月1日
发明者A·S·凯勒 申请人:爱特梅尔股份有限公司